数字IC笔记-MMMC、WNS和TNS

MCMM( Multi Corner Multi Mode),一颗芯片往往需要工作在多个工作条件(corner)和多种工作模式(mode)下。为了满足同一时序路径在不同工作模式下的时序要求,需要创建多个scenario。
corner是PVT上的区别,一种PVT对应一个corner;mode主要有func和scan。
由于影响cell delay的因素主要有:工艺,电压和温度三种(PVT),由此产生各种corner。
可以选取func1和shift两个工作模式,与WC,BC两个工作条件。之所以要用MCMM Flow是因为device在不同的PVT下的特性不一样,而且foundary对这些不同条件下的timing都有要求,即这些条件都需要做timing signoff。所以,在PR实现时就需要把这些view加进去,这样PR实现后进PT做timing signoff才可能,满足不同view下的时序要求。

WNS(worst negative slack):最差的slack值,表征芯片的最差性能。

TNS(total negative slack):所有负的slack值之和,表征芯片的一个性能范围。

WNS和TNS是时序分析的两个指标,其单位是ns,是衡量timing好坏程度的指标,通常是负数,负的越多,性能越差。

参考资源链接:[数字后端流程简介:Innovus与开放访问设计方法](https://wenku.csdn.net/doc/7atxaf6t5d?utm_source=wenku_answer2doc_content) 在混合信号ASIC设计中,确保数字后端设计流程与模拟/数字工具兼容的关键在于采用开放访问设计原则、互操作性PDK和严格的编程规范。首先,要选择支持开放访问设计方法的工具,如Virtuoso和Innovus,这些工具能够处理混合信号设计环境中的复杂性,并提供必要的互操作性。互操作性PDK,如Liberty文件,对于确保不同设计工具间的数据兼容性和准确性至关重要,它们提供了硬件行为模型的描述,以便在不同的设计环境中保持一致性。 其次,要确保功能网表在设计和综合时遵循特定的规则和约束。例如,所有的触发器应当统一使用上升沿或下降沿触发,避免在文本文件中进行读写操作,禁止使用显示消息,并且仅使用时钟周期进行同步。这样的编程规范能够确保设计的简洁和可合成性,同时也便于在不同的模拟/数字工具之间转移和验证。 此外,为了满足时序约束,应当创建一个功能可综合的网表,并在Virtuoso或Innovus等环境中进行时序分析和优化。时序约束需要在设计的早期阶段就进行定义和验证,以确保整个设计流程的顺利进行。 在设计过程中,还需要使用抽象视图,如MMMC视图,来实现高效的设计验证和优化。这种视图提供了一个更高层次的抽象,可以帮助设计人员在不牺牲准确性的前提下快速评估设计。 最后,为了充分利用数字后端设计流程的优势,应当参考《数字后端流程简介:Innovus与开放访问设计方法》这份资料。该资料详细介绍了混合信号ASIC设计环境下的数字后端设计流程,特别是对于需要考虑时序约束的小规模逻辑核心的实现。通过学习这份资料,设计人员可以更好地理解和应用上述的关键设计原则和工具,以确保设计的高质量和工具间的兼容性。 参考资源链接:[数字后端流程简介:Innovus与开放访问设计方法](https://wenku.csdn.net/doc/7atxaf6t5d?utm_source=wenku_answer2doc_content)
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值