HDLBits刷题_Verilog Language_Gates4

最新推荐文章于 2024-03-21 19:04:42 发布

温故而知新2020

最新推荐文章于 2024-03-21 19:04:42 发布

阅读量160

点赞数

分类专栏： HDLBits 文章标签： fpga verilog

本文链接：https://blog.csdn.net/sinat_41896858/article/details/121378263

版权

HDLBits 专栏收录该内容

18 篇文章 2 订阅

订阅专栏

学习内容：
Build a combinational circuit with four inputs, in[3:0].

There are 3 outputs:

out_and: output of a 4-input AND gate.
out_or: output of a 4-input OR gate.
out_xor: output of a 4-input XOR gate.

module top_module( 
    input [3:0] in,
    output out_and,
    output out_or,
    output out_xor
);
    assign out_and = in[0] & in[1] & in[2] & in[3];
    assign out_or = in[0] | in[1] | in[2] | in[3];
    assign out_xor = in[0] ^ in[1] ^ in[2] ^ in[3];
endmodule