IC验证零基础学习-数电部分学习笔记

IC验证零基础学习-数电部分学习笔记
第一部分 第一章至第三章
主要内容：
四种进制之间的转换，二进制运算基础，原码/反码/补码的运算，常见的编码形式；
逻辑代数的三种基本运算，基本和常用公式，基本定理，逻辑函数表示方法和化简方法。
半导体二极管特点，CMOS门电路，TTL门电路
一、
1） 数字信号：物理量的变化在时间上和数量上都是离散的，不连续的。
模拟信号：物理量的变化在时间上和数值上都是连续的。
2） 二进制逢二进一，八进制逢八进一，十进制逢十进一，十六进制逢十六进一。
二转十：将二进制数值各项展开乘2的对应次幂，然后相加。个位对应2的0次幂，升位依次增加1次幂，降位依次减少1次幂。（相关文档）
十转二：整数部分反复除以2，余数为0，则该二进制数值为0；余数为1，则该二进制数值为1。第一次的结果为二进制最低位；小数部分反复乘2，若积出现1则该二进制数值为1，否则为0。第一次结果为小数部分最高位。
二转十六：将4位看成一个整体，进行转换。A/B/C/D/E/F——10~15。
十六转二：每一位用等值的4位二进制代替就可。
八转二：将3位看成一个整体，进行转换。
二转八：每一位用等值的3位二进制代替就可。
八-十-十六进制之间的转换，可先转为二进制，在进行转换。
3）原码、反码、补码。
二进制前面增加了一位符号位，0表示正数，1表示负数，此时为原码。
正数的原码、反码、补码。负数的反码是原码的符号位不变，其他位0变1，1变0；负数的补码是负数反码加1。
4）常用的编码
8421码又叫BCD码，是最为常用的一种二进制。
余3码：数值要比它所表示的十进制数码多3，是一种变权码，主要特点是相邻的两个代码之间仅有一位的状态不同。
格雷码：又叫循环码，是相邻的两个代码之间仅有一位的状态不同，不会产生过渡“噪声”。
二、
1）逻辑运算的数学方法-布尔代数
三种基本：与、或、非；与非、或非、与或非、异或、同或；
2）逻辑代数的重点公式与定理：摩根定理–（A+B）‘=A’·B’、（A·B）‘=A’+B’。
代入定理：在任何一个包含变量A的逻辑等式中，若以另外一个逻辑式代入式中所有A的位置，则等式仍然成立。
反演定理：对于任意一个逻辑式Y，若将其中所有的“·”换成“+”，“+”换成“·”，0换成1，1换成0，原变量换成反变量，反变量换成原变量，则得到的结果就是Y’。遵守两个规则：（1）仍需要遵守“先括号、然后乘，最后加”的运算优先次序；（2）不属于单个变量上的反号应保留不变。
对偶定理：对于任何一个逻辑式Y，若将其中的“·”换成“+”，“+”换成“·”，0换成1,1换成0，则得到一个新的逻辑式YD，这个YD就称为Y的对偶式，或者说Y与YD互为对偶式。
3）逻辑函数的表达方式：逻辑真值表，逻辑函数式，逻辑图，波形图。
4）最小项：在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组的最小项。
5）逻辑函数的化简方法：公式化简法，卡诺图化简法（附讲解连接）
三、
1）MOS管：金属-氧化物-半导体场效应管。CMOS电路：互补对称式金属-氧化物-半导体电路
MOS管类型：N沟道增强型，P沟道增强型，N沟道耗尽型，P沟道耗尽型。记住其标准符号。
噪声容限：在保证输出高低电平基本不变（变化的大小不超过规定的允许限度）的条件下，允许输入信号的高低电平有一个波动范围，这个范围称为输入端的噪声容限。
2）漏极开路输出门电路，简称OD门，在CMOS电路中，为了满足输出电平变换，吸收大负载电流以及实现线与连接需要，有时将输出级电路结构改成一个漏极开路输出的MOS管。其使用时必须将输出端经上拉电阻RL接到电源上。
传输门：可以用来模拟开关，用来传输连续变化的模拟电压信号。
三态输出门：输出除了有高低电平这两个状态以外，还有第三个状态–高阻态。这种电路结构总是接在集成电路的输出端，所有也将这种电路称为输出缓冲器。可以用来构建总线结构。
3）TTL门电路与CMOS电路在很多地方相似，且已经不是主流。
第二部分 第四章至第六章
主要内容：组合逻辑电路，常用的组合逻辑电路及其竞争-冒险现象
从逻辑功能或触发方式认识触发器
时序逻辑电路，常用的时序逻辑电路及其竞争-冒险现象，重点掌握状态机相关知识。
记住常用的组合、时序逻辑电路的功能特点，这些都是组成更为复杂电路的基础模块。
一、
1）组合逻辑电路：在组合逻辑电路中，任意时刻的输出仅仅取决于该时刻的输入，与原来的状态无关。
2）常用的组合逻辑电路
（1）编码器：将输入的每一个高低电平信号编成一个对应的二进制代码。主要有普通编码器和优先编码器。
①普通编码器：任何时刻只允许输入一个编码信号，否则输出将会发生混乱。
②优先编码器：允许同时输入两个以上的编码信号。在设计时已将优先级进行了排序。
（2）译码器：将每个输入的二进制代码译对应的输出高低电平信号或另一个代码。
（3）数据选择器：在数字信号的传输过程中，有时候需要从一组数据中选出某一个来，这是就要用的数据选择器或多路开关。
（4）加法器：加法器是构成算术运算器的基本单元。一位加法器有半加器和全加器，区别在于是否考虑来自低位的进位；多位加法器有串行进位加法器和超前进位加法器。串行进位运算速度慢，超前进位运算速度较快。
（5）数值比较器：一位数值比较器和多位数值比较器。
3）竞争：将门电路两个输入信号同时向相反的逻辑电平跳变（一个1跳0，另一个0跳1）的现象称为竞争。由于竞争而在电路输出端可能产生尖峰脉冲的现象就称为竞争-冒险。
为了增加使用的灵活性，也便于功能的扩展，在多数的中规模集成的组合逻辑电路上都设置了附加的控制端（使能端，选通输入端，片选端，禁止端等）。
4）消除竞争-冒险现象的方法
（1）接入滤波电容；方法简单易行，但输出电压的波形随之破坏，
（2）引入选通脉冲；方法简单，而且不需要增加电路元件，但使用这种方法时必须设法得到一个与输入信号同步的选通脉冲，对这个脉冲的宽度和作用时间均有严格的要求。
（3）修改逻辑设计；倘若运用得当，有时可以收到令人满意的效果。
二、
1）触发器：能够存储1位二值信号的基本单元电路统称为触发器。
两个基本特点：（1）具有能够自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数0和1。（2）在触发信号的操作下，根据不同的输入信号可以设置成0或1。
2）根据触发方式的不同可分为：电平触发、脉冲触发和边沿触发。
根据触发器逻辑功能的不同可以分为：SR触发器、JK触发器、T触发器、D触发器。
根据存储数据的原理不同：静态触发器和动态触发器，静态触发器是靠电路状态的自锁存储数据的；动态触发器是通过在MOS管栅极输入电容上存储电荷来存储数据的。
3）当系统中有多个触发器需要同时动作时，就可以用同一个CLK信号作为同步控制信号。将CLK这种控制方式称为电平触发方式。
电平触发的动作特点：（1）只有当CLK变成有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。（2）在CLK=1的全部时间里，S和R状态的变化都可能引起输出状态的改变。在CLK回到0以后，触发器保存的是CLK回到以前瞬间的状态。
根据上述的动作特点可以想到，如果在CLK=1期间S、R的状态多次发生变化，那么触发器输出的状态也将发生多次翻转，这就降低了触发器的抗干扰能力。
4）为了提高触发器工作的可靠性，希望在每个CLK周期里，输出端的状态只能改变一次，为此目的，在电平触发触发器的基础上，又设计了脉冲触发器。脉冲触发器是使用两个SR触发器来构成主从结构。
再使用主从结构的触发器时必须注意：只有在CLK=1的全部时间里输入状态始终未变的条件下，用CLK下降沿到达时输入的状态决定触发器的次态材肯定是对的。
5）为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CLK信号下降沿（或上升沿）到达的时刻输入信号的状态。使用两个D触发器构成边沿触发器。
6）这里只用记住T与D触发器的特性表
（1）T触发器，当T=1时，每来一个时钟信号就翻转一次；T=0时，信号保持不变。
（2）D触发器，Q*=D。
7）建立时间：输入信号应先于CLK动作沿到达的时间，用t-set表示。
保持时间：指CLK下降沿到达后输入信号仍需要保持不变的时间。保持时间用t-H表示。
三、
1）时序逻辑电路：任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说还和以前的输入有关。
由于存储电路中的触发器的动作特点不同，在时序电路中又有同步时序电路和异步时序电路之分。在同步时序电路中，触发器状态的变化都是在同一时钟信号操作下同时发生的，而异步时序电路中，触发器状态的变化不是同时发生的。
2）根据输出信号的特点将时序电路划分为米利（Mealy）型和穆尔（Moore）型。
（1）在Mealy型电路中，输出信号不仅取决于存储电路的状态，而且还取决于输入变量；
（2）在Moore型电路中，输出信号仅仅取决于存储电路的状态。
Moore型电路只不过是Mealy型电路的一种特例而已。
3）鉴于时序逻辑电路在工作时是在电路的有限个状态间按一定的规律转换的，所以又将时序电路称为状态机（State Machine，简称SM）.
4）时序逻辑电路可以用状态转换表，状态转换图，状态机流程图和时序图表示。状态转换表不常用。
（1）状态转换图，圆圈表示电路的状态，以箭头表示状态转换的方向，在箭头旁注明状态转换前的输入变量和输出值，通常输入变量写在斜线上，输出值写在斜线下。
（2）时序电路（状态机）逻辑功能的另一种描述形式称为状态机流程图，简称SM图。SM图中使用图形符号有三种：状态框-矩形，判断框-菱形，条件输出框-扁圆形。
（3）时序图为了便于实验观察的方法检查时序电路的逻辑功能，还可以将状态转换表的内容画成时间波形的形式。在输入信号和时钟脉冲序列的作用下，电路状态，输出状态随时间变化的波形称为时序图。最宜用在实验调试阶段。
5）常用的时序逻辑电路
（1）寄存器与移位寄存器
寄存器用于寄存一组二值代码，一个触发器能存储1位二值代码，所以N个触发器组成的寄存器能存储一组N位的二值代码。
移位寄存器除了具有存储代码的功能以外，还具有移位功能，移位功能是指寄存器里存储的代码能够在移位脉冲的作用下依次左移或右移。因此移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行-并行转换，数值的运算以及数据处理。
（2）计数器，计数器不仅能用于对时钟脉冲计数，还可以用于分频，定时，产生节拍脉冲和脉冲序列以及进行数字运算等。
（3）顺序脉冲发生器，在一些数字系统中，有时需要系统按照事先规定的顺序进行一系列的操作。这就要求系统的控制部分能给出一组时间上有一定先后顺序的脉冲信号，再用这组脉冲形成所需要的各种控制信号，顺序脉冲发生器就是用来产生这样一组顺序脉冲的电路。
（4）序列信号发生器，在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号。通常将这种串行数字信号称为序列信号，产生序列信号的电路称为序列信号发生器。
序列信号发生器的构成有很多种，一种比较简答和直观的方法是用计数器和数据选择器；另一种方法是采用带反馈电路的移位寄存器。
6）时序逻辑电路中的竞争-冒险现象
时序逻辑电路中存在的组合逻辑电路的竞争-冒险现象前面已经讲过了；存储电路（触发器），当输入信号和时钟信号同时改变，而且途径不同路径达到同一触发器时，便产生了竞争，竞争的结果有可能导致触发器误动作，这种现象称为存储电路（触发器）的竞争-冒险现象。
第三部分 第七章至第八章
本部分以基础名词介绍为主
半导体存储器是一种能存储大量二值信息（或称为二值的数据）的半导体器件。通常把存储量和存取速度作为衡量指标。
1）从存取功能上可以分为只读存储器（Read-Only Memory，简称ROM）,随机存储器（Random Access Memory，简称RAM）两大类。
ROM的优点是电路结构简单，而且断电后数据不会丢失；缺点是只适用于存储那些固定数据的场合。
RAM在正常状态下就可以随时快速地向存储器里写入数据或从中读取数据。根据采用的存储单元工作原理的不同，可分为静态存储器（State Random Access Memory，简称SRAM），动态存储器（Dynamic Random Access Memory，简称DRAM）。DRAM存储结构简单，集成度远高于SRAM，DRAM的存取速度不如SRAM快。
2）可编程只读存储器-PROM，Programmable Read-Only Memory
可擦除的可编程只读存储器-EPROM，Erasable Programmable Read-Only Memory
紫外线擦除的可编程只读存储器-E2PROM
快闪存储器-Flash Memory：写入是利用雪崩注入的方法是浮栅充电的，擦除是利用隧道效应进行的。
3）ASIC-专用集成电路，Application Specific Integrated Circuit PLD-可编程逻辑器件，Programmable Logic Device
SOC-片上系统，System on Chip PAL-可编程阵列逻辑，Programmable Array Logic
GAL-通用阵列逻辑，Generic Array Logic EPLD-可擦除的可编程逻辑器件，Eraseble Programmable Logic Device
CPLD-复杂的可编程逻辑器件，Complex Programmable Logic Device FPGA-现场可编程门阵列，Field Programmable Gate Array

参考书籍：《数字电子技术基础》阎石