A7学习报告——cts_opt

本文介绍了集成电路设计中的几个关键步骤,包括不再对cminview的datapath进行derate,因signoff无特殊要求且使用的是快速库cell(FFG)。讨论了非理想时钟的处理,不确定性管理,以及optMode的选择。在postCTS阶段,先优化setup,然后优化hold。另外,文章还提到了禁用某些cell的策略以及设计保存的重要性。
摘要由CSDN通过智能技术生成

一、view OCV

 

不必再对cmin view里对data path 进行derate,因为sign off 没有要求,且选择的lib set里的cell 已经是ffg ,很快了

二、设置生成时钟

时钟不是理想时钟了

三、uncertainty

四、optMode

五、optDesign -postCTS 

默认修setup

optDesign -postCTS -hold 再修hold

 

六、禁用cell

七、保存设计

 

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值