u010879745的博客

用下面的方法实现长久设置：xilinx-k26-starterkit-2021_2:~$ sudo rm /etc/resolv.confxilinx-k26-starterkit-2021_2:~$ sudo cp /etc/resolv1.conf /etc/resolv.confxilinx-k26-starterkit-2021_2:~$ sudo chattr +i /etc/resolv.conf在这里插入图片描述Linux文件保护禁止修改、删除、移动文件等,使用chattr +i保

john@john-virtual-machine:/$ sudo fallocate -l 10G /swapjohn@john-virtual-machine:/$ du -sh /swapjohn@john-virtual-machine:/$ sudo chown root:root /swapjohn@john-virtual-machine:/$ sudo chmod 600 /swapjohn@john-virtual-machine:/$ sudo mkswap -L swap /s

官网下载源码john@john-virtual-machine:~$ cd cmake-3.20.4john@john-virtual-machine:~/cmake-3.20.4$ sudo ./configurejohn@john-virtual-machine:~/cmake-3.20.4$ sudo makejohn@john-virtual-machine:~/cmake-3.20.4$ sudo make installjohn@john-virtual-machine:/u

第一步，创建项目petalinux-create --type project --template zynq --name petalinux_Dmapetalinux-config --get-hw-description=.第二步 指定SD和CMA，检查DMA打开SD选项。petalinux-config -c kernel选择Image Packaging Configuration —>Root filesystem type(SD card) —>SD card修改设备

Ramdisk什么是ramdisk？ramdisk是一个基于内存的文件系统，特点是访问不需要驱动。ramdisk在Linux内核中的作用是什么？中介作用，即内核通过执行ramdisk的init文件来设置真正的根文件系统，并执行根文件系统的init文件在Linux内核中使用ramdisk，可以减少内核的代码量。解释：如果没有ramdisk，要启动存储系统的init进程，内核要能直接运行存储系统的init文件。因为Linux系统访问存储设备，需要有驱动才能进行，所以要将存储系统的驱动代码放进内核。

Ubuntu设置屏幕分辨率时出现Unknown Display时的解决方案打开看到可设置分辨率的参数：编缉或创建文件：~$ sudo vim /etc/X11/xorg.conf#parallels Screen sectionSection "Screen"Identifier "Parallels Screen"Device "Parallels Video"Monitor "Parallels Monitor"Option "NoMTRR"SubSection "Display

write_bd_tcl G:/Vitisproj/0322.tclVivado% pwdcd G:/Xilinx2018.3/laser322create_project project1 myDesignsproject1set_property part xc7z015clg485-1 [current_project]Vivado% add_files [glob ./*.v]Vivado% create_bd_design design_1Wrote : <G:\Xilin

DMA基本原理在此不介绍，请百度。https://xilinx.github.io/embeddedsw.github.io/axidma/doc/html/api/index.htmlBD组成Within the ring, the driver maintains four groups of BDs. Each group consists of 0 or more adjacent BDs:Free: The BDs that can be allocated by the applicat

输入端口：从模块内部来讲，输入端口必须为线网数据类型，从模块外部来看，输入端口可以连接到线网或者reg数据类型的变量。输出端口：从模块内部来讲，输出端口可以是线网或者reg数据类型，从模块外部来看，输出必须连接到线网类型的变量，而不能连接到reg类型的变量。(125条消息) [初学Verilog笔记]模块输入输出_qq_34670678的博客-CSDN博客 https://blog.csdn.net/qq_34670678/article/details/106432116我的错误是某一个英...

源文件出处G:\Xilinx2018.3\0206\zynq_726\laser_DMA_double\laser1\laser0.srcs\sources_1\bd\system\ipshared\2395\src

尝试方法：0。Re-Customizing Existing IP, 再定制，不允许 ，1。只读文件，外面强行改，编译不认，2。大量博客改set_property IS_MANAGED，因是定制IP，又属于BD，也不让改，3。清cache, 同样没用，config_ip_cache -clear_output_repo，4。查到所谓的AR# 57546: Vivado IP Flows - How to modify/edit IP core source files in Vivado? https:/

XDC的基本语法《ug903 Vivado Design Suite User Guide Using Constraints》XDC的基本语法可以分为时钟约束、I/O约束以及时序例外约束三大类。时钟约束时钟约束必须最早创建，对7系列FPGA来说，端口进来的主时钟以及GT的输出RXCLK/TXCLK都必须由用户使用create_clock自主创建。FPGA PL时钟用户可在GUI界面创建。而衍生时钟则分为以下两类：create_generated_clock [-name arg] [-sou

网上尽管有各种介绍fifo的文章，但大部分没有一个完整的例程来练习，这里给出能够完整演示的fifo例程和仿真分析。工程文件虽然部分基于xilinx的官方例程，但官方例程没有testbench，这部分是自己编写的，并对不同的配置进行了分析，完整的工程文件见如果没有分数下载，认真看本篇，也能做出来。第一部分参考以下文章，表示感谢！调试成功的简单异步FIFO–verilog实现+testbench-布布扣-bubuko.com http://www.bubuko.com/infodetail-272059

upgrade pipjohn@john-wang:~$ python3 -m pip install --upgrade pipjohn@john-wang:~/pipenv$ pip3 install pipenvjohn@john-wang:~/pipenv$ pip3 install --user --upgrade pipenvpipenv --two # 使用当前系统中的Python2 创建环境pipenv --three # 使用当前系统中的Python3 创建环境pipenv

有人说，自动生成工程时，有可能将所有axi-lite连接到了zynq_us的m_axi_hpm0_lpd上，好像默认lpd不能用，需要开启时钟、电源？还是什么使能信号才可以用，所以会导致sdk中的例子不能直接访问pl上的外设，并导致cpu挂死。可以将lpd改为fpd，这样应该就没问题了。是否是这个原因，未确认，还有可能是“ID转换”无法(2条消息)2. ZCU102 HDMI Demo【P...

由于不能直接上传word文档，本文档中大量的图片我没有时间上传，待有空时再补图片，请谅解！DPU-PYNQ Ultra96v2安装使用说明目 录预备知识 3Execution Model 3Host Program Build Process 5FPGA Binary Build Process 5第一部分 安装例程 6六步安装 6SD扩容 6网络连通 7通信诊断 9切换镜像源 12运行jupyter 14输入文件和库文件（pynq-dpu/dpu_resnet50_0.elf，

目 录一、开发板接口 1二、镜像文件 2三、DNNDK解压缩文件 3四、安装与授权 4五、ssh和resolv.conf配置 55.1 ssh配置 55.2 ping地址测试 65.3增加域名服务器 75.4 ping域名测试 7六、有线配置方法 76.1 Interfaces配置 76.2 使用MobaXterm工具 96.3 使用命令行 10七、四种无线配置方法 107.1 初始配置wifi 107.1.1 Interfaces地址文件 107.1.2 配置wap_su

Build Machine Learning Models for DPUThis folder helps users recompile their own DPU models so they can be deployedon the board. The recompilation is needed if users want to retargeta different DPU configuration.We provide a compile.sh script that help

使用python和python3命令分别运行Python 2.x或Python 3.x, 如python中调用shell命令，使用os.system(“dexplorer -w”)shell中调用python命令行python3 -c “import cv2;”「Python」6种python中执行shell命令方法 - 子谦0618 - 博客园 https://www.cnblogs.com/wrxblog/p/9752412.html(33条消息)python调用shell命令_pytho

#目标文件PROJECT = resnet50#？=是如果没有定义，则定义CXX ?= g++CC ?= gccCFLAGS += -O2 -Wall -Wpointer-arith -std=c++11 -ffast-mathCFLAGS += -I…/common/LDFLAGS += -ln2cube -lhineon -lopencv_videoio -lopencv_imgcodecs -lopencv_highgu

使用Vivado和PetaLinux 2019.2的Ultra96 v1 ResNet-50例程Vivado步骤Reference Design MatrixThe Hardware design is simplified by a Tcl script which generates the Block Diagram, the wrapper, and the constraints...

john@john-virtual-machine:~/ultra96v2_1-master/rootfs/sbin$ ll init.sysvinit /media/john/rootfs/sbin/init.*

petalinux-boot –qemu仿真建立文件夹prebuildpetalinux-package --prebuilt --fpga 将下面的文件拷入：pmu_rom_qemu_sha3.elf开始仿真petalinux-boot --qemu --prebuilt 3仿真通过目标板并不通过也可以单独仿真petalinux-boot --qemu --u-boot...

Reset、clock、locked和dcm_locked之间的坑如果连locked, 并用再生的reset，petalinux-boot --qemu --prebuilt 3仿真可以通过, 但目标板boot会死掉，判断可能是因为时钟IP需要复位初始化工作，但reset又需要稳定的时钟，所以该循环会陷入死锁无解，时钟IP无法初始化进入工作状态。如下图错误设计：参考设计一：原DPU TR...

我的这篇原创已发表在赛灵思公司官方网站https://mp.weixin.qq.com/s/KYz17drGhH2Ubl2WSgAkyg为节约整理上传的时间，我在这里就不重复花时间整理了，请大家移步阅读，不便之处，敬请原谅！...

Xilinx的平台技术是个新事物，其说明书要么是坑，要么指迷了路，PG338《Zynq DPU v3.2 DPU》虽然尽述DPU的使用方法，但对DPU如何引入却不提，下面带你入局先下载IP核https://github.com/Xilinx/Vitis-AI/tree/master/DPU-TRD/dpu_ip/dpu_eu_v3_2_0拷入你的计算机成功引入DPU核...

这个项目是通过小车上安放Ultra96和摄像头，在行进过程中摄像头所摄入的目标和道路边缘进行识别，并通过WIFI完成与远端主机的通信与控制。Ultra96板通过USB摄像头采集图像信号，利用Ultra96强大的DNNDK IP神经网络处理能力进行目标识别。利用DNNDK 的 SSD神经网络硬件加速方案和先进的剪枝技术，在计算机上进行模型的选择、训练和验证。然后运用DNNDK IP将深度模型的浮点...

目 录一、 使用vivado设计带wifi的ultra96v2硬件平台 二、 使用vitis设计hello程序，验证平台 三、 用户设备树：修改system-user.dtsi无线SD，增加有关virtIO的openamp.dtsi 四、 u-boot：增加recipes-bsp/u-boot文件，platform.h指示装载kernel device tree位置和有关DHCP的bsp....

#Add the wi-fi driver module to the kernel:cp -rf /home/root/wpa_supplicant.conf /etc/.Load ATWILC3000 driver#modprobe wilcmodprobe wilc-sdioLinux modprobe命令用于自动处理可载入模块。-a或–all 　载入全部的模块。-c或–sho...

第一部分 直接使用BSP镜像一、下载Ultra96的BSP可以通过此链接下载| Zedboard http://zedboard.org/support/design/24166/156 Ultra96_BSP，其他开发板的BSP可以在官网下载。打开虚拟机Ubutun 16.04, 创建文件夹，拷入BSP文件，如下图所示:二、建立环境变量source ~/petalinux2018....

依赖库安装：安装Caffe时，拷贝下面的命令即可sudo apt-get install -y --force-yes build-essential autoconf libtool libopenblas-dev libgflags-dev libgoogle-glog-dev libopencv-dev protobuf-compiler libleveldb-dev liblmdb-d...

在介绍具体例程之前，先介绍几个基本概念：AXI4-Stream interface: Specify on input arguments or output arguments only, not on input/output arguments.AXI4-Lite interface: Specify on any type of argument except streams.AXI...

赛灵思的文档繁多，本来可以用简单的方法能够实现，却没有简明的文档进行说明，给新进者带来困扰，下面我来介绍下用Vivado工具定义管脚的两种方法。定义方法一打开顶层设计上图中input、output、inout四行即为需要定义的芯片与外界通信的管脚。Constraint右键选择以下两种方式之一可加入新的限制文件，实现管脚指定。上两图副本即为新加入的限制文件。打开限制文件，可看到定...

FPGA基本开发设计流程，九个步骤搞定 http://mini.eastday.com/bdmip/190809020717157.htmlFPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。FPGA的开发流程一般如图1-10所示，包括电路功能设计、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤。图1-10 FP...

CSDN尊敬的工作人员和各位专家：本人将自己亲自调试的基于xilinx ultra96开发板利用最新软件Vitis的第一个例程Hello写成文档，由于CSDN上无法上传word文档，作者本人时间有限，没有时间转换格式，只好上传到作者本人的Github, 请各位移步下载，请CSDN工作人员见谅！GitHubDoc/Hello World on the Ultra96 Using Vitis....

本人将自己亲历的用petalinux制作xilinx ultra96镜像文件的各种问题汇总后写成文档，本想发表在CSDN上，但由于无法上传word文档，只好上传到与作者Github,johnwang9/GitHubDoc: How to make Ultra96 petalinux image https://github.com/johnwang9/GitHubDoc/tree/master...

在调试过程中，经常误删/bin /use等系统文件，以下几种办法可以实施抢救一、设置CD启动顺序打开电源－打开电源时进入固件，将CD启动放在第一顺序，保存退出二、设置CD启动连接和映像文件三、启动后的选择启动后有两种选择，一是Try ubuntu,二是Install ubuntu，如果能用第一种办法启动系统，找到误删的文件拷贝还原，此方法最简单。第二种是重新安装，原文件系统作为硬盘外挂...

Avnet ultra96提供的2018.3和2019.1这两个BSP版本因加入对chrome浏览器的支持，编译时间在普通计算机上变得无限长，最后出错退出。运算截图如下：漫长时间后，程序出错退出错误如下：| collect2: fatal error: ld terminated with signal 9 [Killed]| ERROR: Function failed: do_co...