高速串行总线的概念点
- 什么是串行总线
https://new.qq.com/rain/a/20210609A03VSB00
字面意思来看,串行就是数据是一位一位的发送,并行就是数据一组一组的发送。
存储芯片DDR就是并行传输,它有一组数据线D0—D7,加DQS,DQM,这组线是一起传输的,只要有其中一位出错,数据就不能够正确传输过去,需要重新传输。
在多个线上1个时钟沿传递一组数据
串行数据是一位一位的传,位与位之间没有联系,不会因为这位有错误,使下一位不能传输。
在1个线上多个时钟沿传递一组数据
并行总线的缺点
并行总线由于是多个数据同时传输,需要考虑数据的协同性,这就导致了并行传输的频率不能做的很高。
并行总线两根相邻的链路其数据是同时传输的,这就会导致它们彼此之间会产生严重干扰
并行总线是多链路一块传输数据,就需要很多线,接口需要很多针脚
其他
显卡底部的金手指密密麻麻一大排,接口是PCIE x16,外形很像并行总线,但实际上是一种串行总线。
串行总线可以做多链路传输,和并行链路不一样,它的每根链路是独立数据,相互之间没有关系,不会受到其他数据的干扰
- 高速总线,速度为多少是高速
66Mhz以上
-
高速串行总线的历史
-
高速总线只有串行总线吗?没有并行吗?为什么?
有,DDR总线
串行总线的多链路传输,非并行传输
串行总线可以做多链路传输,和并行链路不一样,
它的每根链路是独立数据,相互之间没有关系,不会受到其他数据的干扰
像是没有
https://www.zhihu.com/question/27815296
https://ez.analog.com/cn/interface-isolation/f/forum/60041/thread
https://new.qq.com/rain/a/20210609A03VSB00
https://murata.eetrend.com/article/2019-01/1002392.html
https://blog.csdn.net/Bradji/article/details/121209401
https://bbs.elecfans.com/jishu_2071511_1_1.html
https://ejoyeq.nolexgo.it/gehab/
https://www.zhihu.com/question/30886313/answer/50442985
https://m.elecfans.com/article/1669341.html
- 低速串行总线到高速总线,最明显的区别是什么
低速(12M clk左右的SPI)串行总线,一般有时钟
uart 没有时钟,只能固定速率
phy 层
一般用serdes 做
https://m.elecfans.com/article/1669341.html
- 低速总线 为什么很少提及phy
串口 : 也有phy的概念,比如 奇偶校验就是phy 做的
MIPI
USB2.0
USB1.1
但是为什么很少提及呢?
- 低速总线的phy 需要编程吗
有的需要,有的不需要
- 接口,总线,协议的区别是什么
接口是 接口形状
总线是 该形状的接口 有几根线
协议是 在这几根线上如何排布,来传输数据
- 高速总线phy和其技术常见概念有哪些
Xilinx 7系列FPGA全系所支持的GT(GT,Gigabyte Transceiver,G比特收发器)。
通常称呼为Serdes、高速收发器、GT或者具体型号(如GTX)
7系列中,按支持的最高线速排序,GTP<GTX<GTH<GTZ。
GTP被用于A7系列,GTZ被用于少数V7系列。
从K7到V7,最常见的是GTX和GTH,GTH的最高线速比GTX稍微高一点点。
训练 : 在不知对端速率的情况下通过一系列技术,来获取对方信息(速率什么的),包括建链
建链 : 建链后就可以发送用户数据了
低速总线,两端的速率不一定都是固定的
uart 的 两端必须是固定的
spi的两端,host 一端提供时钟,SPI设备侧自适应(通过什么技术?),也是训练吗?
- 高速总线的协议栈有共同之处吗?
以usb 总线 和 pcie 总线为例,他们的phy层都可以是Serdes
物理层
电气特性: 接口形式,偏置电压,匹配阻抗,
串行数据的发送器和接收器
链路层
编码
帧填充,8B/10B编解码,加/解扰码
校验
所有的高速串行总线 的 各个协议栈, 每个层级的作用 都会在 (位于差分总线的)数据帧 展现出来
其实类似于 ISO模型, 存在着封包与解包