hdlbits.01xz.net /Circuits/Sequential Logic/Finite State Machines/Q6c: FSM one-hot next-state logic

最新推荐文章于 2024-09-13 16:59:02 发布

Tezt777

最新推荐文章于 2024-09-13 16:59:02 发布

阅读量81

点赞数

分类专栏： FPGA 文章标签： fpga开发 Powered by 金山文档

本文链接：https://blog.csdn.net/u011493332/article/details/128902298

版权

FPGA 专栏收录该内容

53 篇文章 0 订阅

订阅专栏

该模块接收6位输入y和一个控制输入w，通过逻辑运算生成中间变量next的各个位，并将特定位分配给输出Y2和Y4。参数用于定义常量二进制值。

摘要由CSDN通过智能技术生成

module top_module (
    input [6:1] y,
    input w,
    output Y2,
    output Y4);
    
    parameter A = 6'b000001;
    parameter B = 6'b000010;
    parameter C = 6'b000100;
    parameter D = 6'b001000;
    parameter E = 6'b010000;
    parameter F = 6'b100000;
    
    reg [6:1] next;
    
    assign next[1] = y[4]&(w)|y[1]&(w);
    assign next[2] = y[1]&(~w);
    assign next[3] = y[2]&(~w)|y[6]&(~w);
    assign next[4] = y[2]&(w)|y[3]&(w)|y[5]&(w)|y[6]&(w);
    assign next[5] = y[5]&(~w)|y[3]&(~w);
    assign next[6] = y[4]&(~w);
    
    assign Y2 = next[2];
    assign Y4 = next[4];

endmodule