三、FPGA之8位全加器设计

module all_add_8(a,b,cin,cout,sum);


            input [7:0]a,b;
            input cin;
            output[7:0]sum;
            output cout;
            
            reg [7:0] sum;
            reg cout;
            
            
            always@(*)
                {cout,sum}=a+b+cin;
                

endmodule

已经写到第三个试验了，看到了没有，用always搞定所以的实验。后面继续推出实验例子，继续跟踪！！！！