FPGA---Spartan6系列之引脚功能详述

已于 2024-04-09 09:37:44 修改
阅读量4.8k 收藏 27
点赞数 8
分类专栏： FPGA 文章标签： Spartan6 FPGA
于 2021-03-07 17:11:34 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u013184273/article/details/114490008
版权

目录

1.   Spartan-6系列封装概述

2.   Spartan-6系列引脚分配及功能详述

1.   Spartan-6系列封装概述

　　Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。所有Spartan-6 LX器件之间的引脚分配是兼容的，所有Spartan-6 LXT器件之间的引脚分配是兼容的，但是Spartan-6 LX和Spartan-6 LXT器件之间的引脚分配是不兼容的。

                                                                                                                                         表格 1Spartan-6系列FPGA封装

                                                                                                      

2.   Spartan-6系列引脚分配及功能详述

　　Spartan-6系列有自己的专用引脚，这些引脚是不能作为Select IO使用的，这些专用引脚包括：

  • 专用配置引脚，表格2所示
  • GTP高速串行收发器引脚，表格3所示

                                                                                                                                             表格 2Spartan-6 FPGA专用配置引脚

                                                                                                         

         注意：只有LX75, LX75T, LX100, LX100T, LX150, and LX150T器件才有VFS、VBATT、RFUSE引脚。

                                                                                                                                            表格 3Spartan-6器件GTP通道数目

                                                                                                          

      注意：LX75T在FG(G)484 和 CS(G)484中封装4个GTP通道，而在FG(G)676中封装了8个GTP通道；LX100T在FG(G)484 和 CS(G)484中封装4个GTP通道，而在FG(G)676 和 FG(G)900中封装了8个GTP通道。

　　如表4，每一种型号、每一种封装的器件的可用IO引脚数目不尽相同，例如对于LX4 TQG144器件，它总共有引脚144个，其中可作为单端IO引脚使用的IO个数为102个，这102个单端引脚可作为51对差分IO使用，另外的32个引脚为电源或特殊功能如配置引脚。

                                                                                                                                           表格 4Spartan6系列各型号封装可用的IO资源汇总

                                                                                                                 

表格 5引脚功能详述

引脚名

方向

描述

User I/O Pins

IO_LXXY_#

Input/

Output

IO表示这是一个具有输入输出功能的引脚，XX表示该引脚在其Bank内的惟一标识，Y表示是差分引脚的P还是N引脚

Multi-Function Pins

IO_LXXY_ZZZ_#

Zzz代表该引脚除IO功能之外的其他功能，

Dn

Input/

Output

(during readback)

在SelectMAP/BPI模式中，D0—D15是用于配置操作的数据引脚，在从SelectMAP的回读阶段，当RDWR_B为低电平时，Dn为输出引脚，在配置过程结束后，该引脚可作为通用IO口使用

D0_DIN_MISO_MISO1

Input

在Bit-serial模式中，DIN是惟一的数据输入引脚；

在SPI模式中，MISO是主输入从输出引脚；

在SPI x2 or x4模式中，MISO1是SPI总线的第二根数据线；

D1_MISO2,

D2_MISO3

Input

在SelectMAP/BPI模式中，D1、D2是配置数据线的低2bit；在SPIx4 模式中，MISO2和MISO3是SPI总线的数据线的高2bit

An

Output

在BPI模式中A0—A25是输出地址线，配置完成后，它们可作为普通IO使用

AWAKE

Output

挂起模式中的状态输出引脚，如果没有使能挂起模式，该引脚可作为普通IO引脚

MOSI_CSI_B_MISO0

Input/

Output

在SPI配置模式中的主输出从输入引脚；

在SelectMAP模式中，CSI_B是低有效的Flash片选信号；

在SPI x2 or x4模式中，这是最低数据线

FCS_B

Output

在BPI模式中，BPI flash的片选信号

FOE_B

Output

在BPI模式中，BPI flash的输出使能

FWE_B

Output

在BPI模式中，BPI flash写使能

LDC

Output

在BPI模式中，在配置阶段LDC保持低电平

HDC

Output

在BPI模式中，在配置阶段HDC保持低电平

CSO_B

Output

在SelectMAP/BPI模式中，菊花链片选信号；

在SPI模式中，是SPI Flash的片选信号；

IRDY1/2,

TRDY1/2

Output

使用PCI 的IP Core时，它们作为IRDY和TRDY信号

DOUT_BUSY

Output

在SelectMAP模式中，BUSY表示设备状态；

在Bit-serial模式中，DOUT输出数据给菊花链下游的设备

RDWR_B_VREF

Input

在SelectMAP模式中，RDWR_B是低有效的写使能信号；配置完成后，可当做普通IO使用

HSWAPEN

Input

当是低电平时，在配置之前将所有IO上拉

INIT_B

Bidirectional

(open-drain)

低电平表示配置存储器是空的；当被拉低时，配置将被延时；如果在配置过程中变低，表示在配置过程中出现了错误；当配置结束后，这个引脚表示POST_CRC错误；

SCPn

Input

SCP0-SCP7是挂起控制引脚

CMPMOSI,

CMPMISO,

CMPCLK

N/A

保留为将来使用，可用作普通IO

M0, M1

Input

配置模式，M0=0表示并行配置模式，M0=1表示串行配置模式；M1=0表示主模式，M1=1表示从模式

CCLK

Input/

Output

配置时钟，主模式下是输出时钟，从模式下是输入时钟

USERCCLK

Input

主模式下可选的的用户输入配置时钟

GCLK

Input

全局时钟引脚，它们可当做普通IO使用

VREF_#

N/A

参考门限时钟引脚，当不用时可作为普通IO使用

Multi-Function Memory Controller Pins

M#DQn

Input/

Output

#Bank的存储控制器数据线

M#LDQS

Input/

Output

#Bank的存储控制器数据使能引脚

M#LDQSN

Input/

Output

#Bank的存储控制器数据使能引脚N

M#UDQS

Input/

Output

#Bank的存储控制器高位数据使能

M#UDQSN

Input/

Output

#Bank的存储控制器高位数据使能N

M#An

Output

#Bank的存储控制器地址线A[0:14]

M#BAn

Output

#Bank的存储控制器块地址线BA[0:2]

M#LDM

Output

#Bank的存储控制器低数据屏蔽

M#UDM

Output

#Bank的存储控制器高数据屏蔽

M#CLK

Output

#Bank的存储控制器时钟

M#CLKN

Output

#Bank的存储控制器时钟N

M#CASN

Output

#Bank的存储控制器列地址使能

M#RASN

Output

#Bank的存储控制器行地址使能

M#ODT

Output

#Bank的存储控制器终端电阻控制

M#WE

Output

#Bank的存储控制器写使能

M#CKE

Output

#Bank的存储控制器时钟使能

M#RESET

Output

#Bank的存储控制器复位

Dedicated Pins

DONE_2

Input/

Output

带可选上拉电阻的双向信号，作为输出，它代表配置过程的完成；作为输入，拉低可用来延迟启动

PROGRAM_B_2

Input

异步复位配置逻辑

SUSPEND

Input

高电平使芯片进入挂起模式

TCK

Input

JTAG边界扫描时钟

TDI

Input

JTAG边界扫描数据输入

TDO

Output

JTAG边界扫描数据输出

TMS

Input

JTAG边界扫描模式

Reserved Pins

NC

N/A

未连接引脚

CMPCS_B_2

Input

保留引脚，不连接或接VCCO_2

Other Pins

GND

N/A

地

VBATT

N/A

只存在于LX75, LX75T, LX100, LX100T, LX150和LX150T芯片，解码关键存储器备用电源；若不使用关键存储器，则可将之连接VCCAUX、GND或者直接不连接

VCCAUX

N/A

辅助电路的供电电源

VCCINT

N/A

内部核逻辑资源

VCCO_#

N/A

#Bank的输出驱动器供电电源

VFS

Input

只存在于LX75, LX75T, LX100, LX100T, LX150,和LX150T芯片；解码器key EFUSE编程过程使用的供电电源，若不使用关键熔丝，则将该引脚连接到VCCAUX、GND或者直接不连接

RFUSE

Input

只存在于LX75, LX75T, LX100, LX100T, LX150和LX150T；用于编程的解码器key EFUSE电阻，如果不编程或者不使用key EFUSE，则将该引脚连接到VCCAUX、GND或者直接不连接

3.   Spartan-6系列GTP Transceiver引脚

引脚名

方向

描述

GTP Transceiver Pins

MGTAVCC

N/A

收发器混合电路供电电源

MGTAVTTTX,

MGTAVTTRX

N/A

TX、RX电路供电电源

MGTAVTTRCAL

N/A

电阻校准电路供电电源

MGTAVCCPLL0

MGTAVCCPLL1

N/A

PLL供电电源

MGTREFCLK0/1P

Input

正极参考时钟

MGTREFCLK0/1N

Input

负极参考时钟

MGTRREF

Input

内部校准电路的精密参考电阻

MGTRXP[0:1]

Input

收发器接收端正极

MGTRXN[0:1]

Input

收发器接收端负极

MGTTXP[0:1]

Output

收发器发送端正极

MGTTXN[0:1]

Output

收发器发送端负极

　　如表6所示，对LX25T，LX45T而言，只有一个GTP Transceiver通道，它的位置是X0Y0，所再Bank号为101；其他信号GTP Transceiver的解释类似。

                                                                                                                                                      表格 6GTP Transceiver所在Bank编号

                                                                                                                        

Tracy喵喵
关注
  • 8
    点赞
  • 踩
  • 27
    收藏
    觉得还不错? 一键收藏
  • 4
    评论
专栏目录
Xilinx新推出四款Spartan-3A FPGA器件
01-19
可编程逻辑器件（PLD）供应商赛灵思公司（Xilinx）宣布推出其的90nm低成本Spartan-3A FPGA器件。针对数字显示、机顶盒以及无线路由器等应用而优化的这些小封装器件满足了业界对更小器件封装尺寸的需求，为成本极为敏感的消费电子设计提供将更好的支持。  　　Spartan-3系列平台：低成本消费应用的  　　赛灵思在大批量消费应用领域所取得的成功很大程度上依赖于其Spartan系列的灵活性和成本优势。Spartan系列自1998年推出以来，营收已经从零份额增长到超过公司总营收的25%。Xilinx Spartan-3系列支持业界广泛的I/O标准（26种），结合独特的电源配置功能和防
Spartan-3 系列 FPGA 用户指南.rar
02-20
只包含一个中文版pdf文档，该文档分为三个部分，部分 I： 用 Spartan-3 系列 FPGA 进行设计；部分 II： 设计软件；部分 III： PCB 设计考虑事项；
Spartan6-Ref-Brd-RaggedStone.rar_SPARTAN6_Spartan-6_Spartan-6 FP
07-14
Spartan-6 FPGA schematic files reference design
赛灵思SPARTAN-3A系列FPGA又添低功耗器件
01-19
赛灵思公司(Xilinx)日前宣布其XtremeDSP信号处理解决方案产品系列新增功耗优化的Spartan-3A DSP器件。这个目前业已投入量产的FPGA新器件，为低成本且低功耗FPGA领域的应用如军事通信战术无线电系统、无线接入点和便携式医疗设备等，提供了高性能的数字信号处理(DSP)能力。 　　与标准器件产品相比，Spartan-3A DSP低功耗(LP)器件的静态功耗降低了50%，而在待机模式下静态功耗的降低更是高达70%。同时 ，Spartan-3A DSP低功耗器件还具有工业额定等级。降低的功耗与Spartan-DSP系列固有的因集成专用DSP电路而拥有的动态功耗优势互为补充、
Spartan-6 FPGA SelectIO Resources User Guide_Spartan-6_selectIO_
09-29
Spartan-6 FPGA选择IO资源用户指南
Spartan6系列之器件引脚功能详述
weixin_30398227的博客
08-31 1697
1. Spartan-6系列封装概述 　　Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。所有Spartan-6 LX器件之间的引脚分配是兼容的，所有Spartan-6 LXT器件之间的引脚分配是兼容的，但是Spartan-6 LX和Spartan-6 LXT器件之间的引脚分配是不兼容的。 表格 1Spartan-6系列FPGA封装 2. ...
FPGA的那些事之电源设计要求
ONEFPGA的博客
06-09 2699
本文以7系列FPGA举例说明电源设计要求，这些都是我们在看看FPGA技术手册常常关注的设计点，有了这些知识点，再设计自己的电源电路部分或者参考别人设计的电源电路时，就知道怎么去考虑，怎么去理解别人设计的电路，才能够设计出稳定可靠的FPGA供电电源，从而避免在FPGA高低试验过程中 ，因为电源设计问题造成FPGA工作不正常的情况。...
学习笔记——SPARTAN 6 系列IO资源学习笔记
qq_43489868的博客
07-12 1617
所有Spartan-6 fpga都具有可配置的高性能SelectIO驱动器和接收器，支持各种标准接口。每个IOB都包含输入、输出和3态SelectIO驱动程序。这些驱动程序可以配置为各种I/O标准。•单端I/O标准(LVCMOS, LVTTL, HSTL, SSTL, PCI)•差分I/O标准(LVDS, RSDS, TMDS，差分HSTL和SSTL)•差分和VREF输入由VCCAUX提供电源电路设计为差分输入时，可以选择使用片上或者外部的终端电阻。
FPGA中的VREFB管脚的作用
热门推荐
苦行僧
09-21 1万+
首先说IO standard：这个是用于支持对应不同的电平标准。FPGA IO口的电压由IO bank上的VCC引入。<br /> 一个bank上引入3.3V TTL电平，那么此时整个bank上输出3.3V的TTL电平。设置这个第一是为了和current <br /> strength一起计算功率。第二个是用于在IO口上加载正确的上拉/下拉电阻。<br /> 只要你设置完成，Quartus会按照你的电平标准自动布线。 第二是IO Bank：你在quartus pin planner 的top
7Z045 引脚功能详解
muyidian的博客
06-23 3495
7Z045硬件设计指导文档，原创禁止转载。
赛灵思Spartan-6 FPGA实现PCI Express兼容系统设计
01-19
赛灵思公司 (Xilinx, Inc. ) 日前宣布其低成本Spartan-6 FPGA系列兼容PCI Express 1.1标准，为消费、汽车、无线和其它价格敏感或大批量市场，提供了低风险和低成本的串行连接解决方案。Spartan-6 FPGA可满足为车载信息娱乐系统、平板显示和视频监控特定应用而开发PCIe兼容系统时， 对成本、易用性和低功耗的需求。 　　Xilinx Spartan-6 LXT FPGA中集成的PCI Express端点模块，已经通过了针对PCIe 1.1单通道配置的PCI-SIG兼容性与互操作性测试。这一的重大里程碑事件进一步说明了赛灵思在推动为广泛采用的串行互联标准
Xilinx的Spartan-6系列配置、概览、电源等资料合集
04-25
Xilinx的Spartan-6系列概览、配置、电源设计等资料合集，包括： Spartan-6 Family Overview Spartan-6 FPGA Configuration Spartan-6 FPGA Block RAM Resources Spartan-6 FPGA Configurable Logic Block Spartan-6 FPGA Memory Controlle Spartan-6 FPGA Packaging and Pinouts
Spartan-6 FPGA 系列管脚封装
02-24
介绍Spartan-6 FPGA 系列各管教的定义，封装结构。
Spartan-6 FPGA Configuration User Guide.pdf
最新发布
11-24
Spartan-6 FPGA Configuration User Guide.pdf
Spartan-3系列FPGA
01-19
作为Spartan-3系列平台的第1个成员，Spartan-3早在2002年就已经推出。当时大胆采用的90 nm工艺技术和交错排列引脚技术降低了晶片尺寸和成本，提高了生产效率，并实现了单位逻辑和单位引脚的成本。目前，整个Spartan-3系列90 nm Spartan-3 FPGA的发售量己超过1000万片。借助于的单位逻辑成本(CPL)，90 nm技术的Spartan-3 FPGA满足了业界对大批量、I/0优化的可编程逻辑解决方案的需求。Spartan-3器件可以提供如下特性。 　　(1)高达500万个系统门(XC3S5000)。 　　(2)高达784个单端I/O和344个差分I/O对。
FPGA---7系列之IBERT_GTX内外环测试
u013184273的博客
07-27 1万+
一、概述 IBERT（集成误码率测试仪）是xilinx为7系列FPGA GTX收发器设计的，用于评估和监控GTX收发器。IBERT包括在FPGA逻辑中实现的模式生成器和检查器，以及对端口的访问和GTX收发器的动态重新配置端口属性，还包括通信逻辑，以允许设计在运行时通过JTAG进行访问。 IBERT工具用于对Xilinx FPGA芯片的高速串行收发器进行板级硬件测试。通过IBERT可以获取误码率，观察眼图，调节串行收发器的参数，从而有助于判断可能存在的问题，便于验证硬件的稳定性和信号完整性。 二、测试原
FPGA之JESD204B接口——总体概要 首片
u013184273的博客
12-02 1万+
1. 简介 JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，该标准的 B 修订版支持高达 12.5 Gbps串行数据速率（目前C修订版已经发布，即JESD204C），并可确保 JESD204 链路具有可重复的确定性延迟。随着高速ADC跨入GSPS范围，与FPGA（定制ASIC）进行数据传输的首选接口协议是JESD204B。 在上一篇有关SerDes的博客《SerDes基础知识总结》中提到，JESD204B的物理层是基于SerDes的，所以JESD204B理所当然的继承了Se
FPGA之JESD204B接口——总体概要 实例上
u013184273的博客
12-15 8419
JESD204B IP CORE结构 JESD204B支持速率高达12.5Gbps，IPcore可以配置为发送端（如用于DAC）或接收端（如用于ADC），每个core支持1-8 lane数据，若要实现更高lane的操作需要通过multi cores实现。 JESD204B transmitter 主要包含以下功能模块 1、AXI4-STREAM数据流接口； 2、TX lane逻辑模块包括： - 加扰； - 插入对齐参数； - ILAS序列生成； 3、TX计数器； 4、JESD204B PHY； 5、RPA
spartan6手册
09-01
Spartan-6手册是Xilinx公司发布的一本关于Spartan-6系列FPGA芯片的详细指南。Spartan-6是Xilinx公司的第六代FPGA产品，具有良好的性能和低功耗特性，在各种应用中广泛使用。手册的目的是为开发人员提供关于Spartan-6芯片的全面信息，帮助他们正确地设计和开发电路。 这本手册包含了Spartan-6芯片的各种规格和功能，如芯片的架构、逻辑元件、存储器、时钟管理、高级时钟控制等。它还提供了与其他组件的接口信息，例如高速串行接口、通用I/O接口等。此外，手册还包含了Spartan-6芯片的编程和配置指南，介绍了使用Xilinx设计工具的方法和步骤。 Spartan-6手册提供了丰富的示例代码和应用实例，帮助开发人员理解和掌握Spartan-6芯片的各种应用场景。通过手册中的实例，开发人员可以学习如何使用Spartan-6实现不同的功能，如数字信号处理、图像处理、通信接口等。手册还提供了丰富的调试和故障排除信息，有助于开发人员解决遇到的问题。 总之，Spartan-6手册是一本非常重要的参考资料，对于工程师和学习者来说都是不可或缺的。它提供了全面的Spartan-6芯片的信息和指南，帮助开发人员正确地设计和开发基于Spartan-6的电路。无论是初学者还是有经验的开发人员，手册都能为他们提供必要的知识和技术支持，使他们能够充分利用Spartan-6芯片的优势，实现各种应用。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值