Spartan6驱动ADS1278/4，编译环境为ISE12.2,仿真为isim。
以下为ADS1278/4的引脚图：
个人总结ADS1278/4的特征：
ADS1278/4在芯片设计时，去掉了ADS1278/4的内部寄存器，对于ADS1278/4的工作方式的配置不需要通过通信的方式进行，直接通过IO的电平配置，达到预期的效果。
Ainp1-Ainn1到Ainp8-Ainn8为模拟信号输入端。
CLK： ADS1278/4的主时钟输入端
DIN： 在一般的情况下是没有用的，在多片级联的时候才能用的到。
SCLK： ADS1278/4通信时用到的时钟输入端
DRDY/FSYNC： ADS1278/4通信时数据发送使能端口。
DOUT1-DOUT7： ADS1278/4的数据输出端
SYNC： 从新启动数据转换的端口，当SYNC为低时，AD转换停止。
CLKDIV: ADS1278/4主时钟的选择端
//--------------------------------------------------------------------------------------//
MODE0： MODE1：
工作模式选择： 00：High-Speed
01：High-Resolution
10：Low-Power
11：Low-Speed
//--------------------------------------------------------------------------------------//
Test0：
Test1： 测试用的引脚
//--------------------------------------------------------------------------------------//
PWDN1- PWDN7：关掉相应AD通道的电源，低电平有效，为了降低功耗。
//--------------------------------------------------------------------------------------//
Format0：
Format1：
Format2：
通信模式选择：
000：SPI TDM Dynamic
001：SPI TDM Fixed
010：SPI Discrete —
011：Frame-Sync TDM Dynamic
100：Frame-Sync TDM Fixed
101：Frame-Sync Discrete —
110：Modulator — —
//--------------------------------------------------------------------------------------//
TDM模式： time division multiplexed
Fixed 模式：Fixed-Position Data：所有的信号输出在一根数据线上，即DOUT1.
Dynamic 模式：DynamicPosition Data：不发送相应关掉的电源通道的数据。
如图：通道1与3电源被关断，所以数据不发送。
最终IO的选择：
Format0： 1
Format1： 0
Format2： 1 Frame-Sync 数据发送模式
//--------------------------------------------------------------------------------------//
Test0： 0
Test1： 0
//--------------------------------------------------------------------------------------//
MODE0： 0
MODE1：
最低0.47元/天 解锁文章
3517
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
