＜RTL设计的艺术＞ DDR基本结构以及访问效率讲解

最新推荐文章于 2025-03-19 17:17:30 发布
最新推荐文章于 2025-03-19 17:17:30 发布
阅读量5.3k 收藏 52
点赞数 9
分类专栏： RTL设计的艺术 文章标签： 芯片 verilog fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u013613650/article/details/117825885
版权
本文主要介绍了DDR的基本结构，包括rank、die、bank和row的概念，并详细分析了DDR的访问效率，从page hit、bank间访问和跳行访问三个方面进行对比，旨在帮助RTL工程师理解DDR的工作原理。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

目录

一、问题背景

二、DDR结构讲解

三、DDR访问效率对比

四、总结

一、问题背景

DDR的相关知识是RTL工程师必须了解的。初学者可能着手于最简单的DDR读写，更深入一些的工程师可能会分析DDR读写效率，而技术专家会规划一个SOC系统的DDR访问。总之，DDR技术天花板很高，我也还在路上。

本篇对DDR进行简单性的讲解。

二、DDR结构讲解

 rank：一个rank可以认为是一片DDR内存卡，上面包含很多DDR颗粒；

die：即DDR颗粒，如上图，一片内存卡集成了多片DDR芯片，一片芯片为一个die;

bank:一片die，内部包含8个bank，每个bank的一行row有共享的active与precharge电路；

row：bank上的一行，共享一组active/precharge，大小为4KB；

三、DDR访问效率对比

1、 连续访问同一bank上同一行，称为page hit,效率最高，1次active即可&

最低0.47元/天 解锁文章
Quartus对DDR的访问效率测试以及NPU中参数的DDR地址分配建议
weixin_43903833的博客
08-08 992
本文以DDR4进行了跳地址的读取效率测试，地址递增的数值为stride参数，测试了DDR的访问效率，以及NPU中参数在DDR中的分配使用建议。
＜RTL设计的艺术＞ DDR 小于burst 4写访问低效讲解
u013613650的博客
06-10 784
我们在规划一个SOC的DDR访问带宽时，对于小于burst4的写访问是非常厌恶的。原因如下： 操作对象是一片32bit DQ的双通道LPDDR4，把双通道各自16bit的DQ数据线，当做yi
DDR结构理解
hunan4222的专栏
06-08 9136
我们经常听到DDR相关一些词语，比如DIMM，但不知道什么意思，这两天刚好看了一下，终于有点理解了，这里做一些总结。channel：也就是通道，简单理解就是DDRC(DDR控制器)，一个通道对应一个DDRC。芯片支持多少个DDRC就支持多少个通道。比如Hi1620可以支持8个DDRC。DIMM：双列直插式内存模块。说白了就是内存条/插槽。Hi1620一个DDRC最多支持2个DIMM。chip：就是...
内存揭秘：DDR 内存原理，从入门到精通，这一篇就够了！
最新发布
leah126的博客
03-19 1399
各位小伙伴，今天咱们来聊聊电脑里那个神秘的小东西——内存！它可是数字系统里不可或缺的核心部件，上到服务器，下到手机，都离不开它。CPU 要想飞速运转，就得有个靠谱的“仓库”来周转数据，这个“仓库”就是我们的内存 (DRAM-Random Access Memory)。存储芯片家族大合影。存储器主要分为 ROM（只读存储器）和 RAM（随机存取存储器）两大阵营。ROM 里的数据，就像出厂设置一样，是事先写好的，工作过程中只能读取。而且 ROM 里的数据很稳定，断电了也不会消失。
DDR基本原理
weixin_50518899的博客
05-27 4008
DDR SDRAM（Double Data Rate Synchronous Dynamic Random Access Memory，双数据率同步动态随机存储器）通常被我们称为DDR，其中的。DDR是一种掉电就丢失数据的存储器件，并且需要定时的刷新来保持数据的完整性。现在嵌入式系统设计或者计算机设计，考虑到存储性能、存储容量、成本等因素，通常采用存储金字塔式的设计，比如CPU后面紧接着寄存器，寄存器后面跟着cache，cache后面紧接着DDR，然后DDR后面跟着SSD、EMMC等非易失。
DDR硬件设计详解
weixin_45365488的博客
01-22 8319
二、走线拓扑所有信号组，除了数据组外，全部用Fly by结构3、端接匹配端接电阻摆放在末端。时钟comp电容摆放在源端。4、等长原则注意：①.DQSP和DQSN要在同一层进行布线，DQSP/DQSN差分信号和它同一组的数据信号要在同一层进行布线②.差分时钟信号线要在在同一层进行布线5、参考平面地址线与控制线在条件允许情况下，建议以1V5电源为参考。实际设计时参考datasheet。6、
DDR SDRAM的内部结构Cell Structure
weixin_42005993的博客
01-06 5511
最近想对DDR了解多一点，看标准的时候发现有些概念还是不清楚，比如预充电Precharge是什么？刷新Refresh，又是为什么？要知道这些问题的答案，就需要知道DDR内部存储单元结构，通过查阅资料，总结如下，分享给大家。 DDR SDRAM Bit Cells DDR SDRAM是类似一个网格阵列，其中基本存储单元称之为cell。 每个Cell包含一个电容Cbit和一个FE...
＜RTL设计的艺术＞ 同一次DDR访问“不跨256B”，“不跨4KB”讲解
u013613650的博客
06-10 1928
理解“不跨256B”首先要理解DDR交织的概念，此处不赘述。 DDR较为通用的做法是按照256B进行交织，即逻辑上相邻的两块256B大小空间划分到不同cha
＜RTL设计的艺术＞芯片设计方向分类讲解
u013613650的博客
07-12 1416
一、问题背景 曾经有朋友问我一个问题（我们都是芯片设计岗）：你的设计方向是什么？ 我当时主要参与的项目是SLAM相关的模块硬化，显然很可能他并没听说过SLAM，因此也无法了解我做的是什么。 目前主流的芯片设计方向划分方式是按照业务来划分：例如芯片设计（图像处理方向）针对开发图像应用的设计人员，芯片设计（SOC）针对系统集成，芯片设计（机器学历）可能针对专门的AI加速器。 那么问题来了，一方面按业务来分类很难突出一个设计方向的重点（不可能所有芯片设计人员知识面完全一样）；另一方面当处理业务比较冷门时，
＜RTL设计的艺术＞mux电路与merge电路讲解
u013613650的博客
07-02 3562
首先看下面两段代码，用于描述同样的功能。 第一种写法是根据是能标志，依次从a、b、c、d四个数据中选择一个输出，成为mux电路； 第二种写法直接将a、b、c、d四个数据分别与使能位相“与”,再相“或”得到输出，称为merge电路； 为了详细描述，画出电路图 mux电路图如下： 而merge电路图如下： 可以看出两个电路均为3级逻辑，似乎差别不大，但是mux2电路资源消耗肯定是大于普通“与”“或”操作的；其次，在4输入情况下都是3级逻辑，那如果是5输入呢？ mux电路级数将与输入
DDR的一些基础知识：ODT ZQ等
01-04
DDR的一些基础知识：ODT ZQ等,用于DDR初学者对DDR架构和初始化的了解
SDRAM内存详解- 介绍SDRAM的内部构造和驱动原理
12-09
介绍SDRAM的内部构造和驱动原理 虽然目前SDRAM 内存条价格已经接底线，内存开始向DDR 和Rambus内存过渡。但是由于DDR 内存 是在SDRAM基础上发展起来的，所以详细了解SDRAM内存的接口和主板设计方法对于设计基于DDR 内存的主板不无裨益。下面我们就从内存颗粒、内存槽位接口、主板和内存之间的信号接口几个 方面来详细阐述SDRAM 内存条和主板内存系统的设计思路。
DDR介绍，从内部结构来理解时序
06-17
关于DDR的相关介绍，让你理解DDR的相关参数
DDR3原理图
08-18
DDR3原理图，学习研究DDR3的可以参考
DDR原理详解
09-18
DDR原理详解,详细介绍了DDR是如何工作的，DDR3各管脚的功能等。
从内部结构分析DDR到DDR2的变化
详解FPGA及硬件电路开发
03-01 1278
文章介绍了DDR2内存的设计思路和与DDR的主要区别。DDR2通过保持内核时钟频率不变，提高IO端口时钟频率，实现数据传输速率的翻倍。DDR2支持更多bank和更高的预取，引入了差分DQS信号和OCD校准技术以确保数据传输稳定性。同时，DDR2简化了PCB设计，通过内置终结（ODT）技术减少了信号反射。此外，DDR2调整了时序参数，引入了前置CAS、附加潜伏期和写入潜伏期。文章还提供了获取相关手册和文档的方法。
UVM DDR 学习第二章--效率计算
wuhenge120的专栏
12-01 2246
1、首先对ddr4 model进行例化 2）ddr 效率的统计是根据ddr颗粒上的信号进行采样来进行统计的。原理是： 读效率=（数据读上升cnt + 数据读下降沿cnt）/total_clk_cnt*2 =tr.read_cnt/((end_time-start_time/ddr_cycle *2); 写效率=（数据写上升cnt + 数据写下降沿cnt）/total_clk_cnt*2 =tr.write_cnt/((end_tim...
32. DDR2内存内部结构-1
我思故我在！
12-20 768
现在进入动态时序阶段 一般，把对SDRAM的一次操作分为四个阶段，命令阶段/Bank操作阶段，Device操作阶段，数据总线阶段。 命令阶段：DMC要做两件事情，1>把各路的控制信号线线置位成它该有的电平，如CLK/CAS/RAS等，同时把行地址线上ADDR0~ADDR14把行地址给出来。同时给出Bank0~2的地址，选择8个bnak。控制器给出行地址以后，Device收到信号后进行解码。首先对命令进行解码，同时对address解码，收到寄存器里面，分到行地址1分舵的多路器，分到各个bank进..
#include <cmsis_os.h>和#include <RTL.h>
05-24
这两个头文件都是针对嵌入式系统的实时操作系统（RTOS）的头文件。其中，`<cmsis_os.h>`是针对ARM Cortex-M处理器的CMSIS RTOS API头文件，而`<RTL.h>`是Keil RTX RTOS的头文件。 这些头文件提供了许多函数和宏定义，用于在嵌入式系统中实现多任务处理、线程同步、内存管理等功能。例如，`<cmsis_os.h>`中定义了`osThreadCreate()`、`osMutexCreate()`、`osSemaphoreWait()`等函数，可以用来创建线程、互斥锁、信号量等；而`<RTL.h>`中则定义了`os_tsk_create()`、`os_mut_init()`、`os_sem_wait()`等函数。 需要注意的是，这些头文件需要配合相应的RTOS使用，不能直接在裸机系统中使用。另外，不同的RTOS可能会有不同的API和头文件，需要根据具体情况进行选择和使用。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

积小流哥

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值