＜RTL设计的艺术＞mux电路与merge电路讲解

最新推荐文章于 2024-04-15 15:35:04 发布
最新推荐文章于 2024-04-15 15:35:04 发布
阅读量3.2k 收藏 12
点赞数 6
分类专栏： RTL设计的艺术 文章标签： 芯片 verilog systemverilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u013613650/article/details/118423052
版权

目录

一、问题背景

二、mux电路深入分析

三、merge电路深入分析

四、两个电路差异点分析

五、总结

一、问题背景

RTL设计时，有两种电路可以实现“从多个数据中挑选出某个数据”的功能。

一种称为mux电路，类似于按照挑选条件挑选数据，代码如下：

 

另一种叫做merge电路，直接将数据混合在一起，代码如下：

他们功能相同但各有优劣，今天对这两种电路进行讲解。

二、mux电路深入分析

mux电路是根据是能标志，依次从a、b、c、d四个数据中选择一个输出，画出电路图：

最低0.47元/天 解锁文章
积小流哥
关注
  • 6
    点赞
  • 踩
  • 12
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
CCD时序电路与数据缓存器的一体化设计
01-20
选用 Xilinx公司的 XQ2V3000系列FPGA作为硬件设计平台，运用 VHDL语言对驱动时序电路和数据缓存子系统进行了描述，并采用Alter公司的Quartus II集成设计软件对设计进行了 RTL级仿真及配置。仿真结果表明，所设计的...
Verilog RTL 代码实战 02——多路选择器MUX
qq_38502780的博客
02-22 9126
目录1.MUX应用2.二选一MUX3.四选一MUX 1.MUX应用 ①多路选择器是常见的选通器件，主要用于通道的扩展、复用； ②多路选择器又叫多路选择开关，可以根据需要选通某一路或者某几路从而达到通道扩展或者复用的目的； ③常见的有二选一、四选一、八选一等； ④符号（下图为二选一）： 2.二选一MUX 二选一的MUX还是非常简单的，用一个三目运算符就搞定了： module MUX21 ( input a,b; input sel; output out ); assign o
Verilog RTL 代码设计
weixin_37298962的博客
11-14 2239
通过11个TL小型电路模块的代码编译，观察电路的RTL结构和波形仿真的时序，快速了解如何设计基本的电路组件。 1.做一个4选1的mux，并且进行波形仿真，和2选1的mux对比，观察资源消耗的变化； Verilog代码如下： RTL视图如下： 波形仿真结果如下： 资源消耗如下： 对比2选1的mux（如下图），可以看出4选1的mux实际上就是在2选1的mux上进行拓展，选用...
ZYNQ-fpga学习（一）MUX的设计
最新发布
m0_74128362的博客
04-15 384
ZYNQ-fpga学习
Verlog 和 RTL 、综合 (XILINX XC7Z020)
denghuajing的博客
07-08 780
fpga
MUX实现某些电路的搭建
spx1164376416的博客
04-22 9611
本篇文章转自MUX变身大法 2选1MUX介绍 S为MUX的选择端，如果S为0，则选择A，MUX输出的Y=A，如果S为1，则选择B，MUX输出Y=B。在Verilog语言中，MUX的实现可以利用？：运算符，非常直观。在下面的示例中，我们用大写S, A, B分别表示MUX的三个输入pin，下面变换的实例的门输入信号都用小写字母来区分。 assign Y = S ? B : A; mux搭建反相器 反相器Inverter只有一个输入a，输入是0，输出为1；输入为1，输出则为0。思路是将MUX的S作为输入a，那
数字电路基础知识——组合逻辑电路（数据选择器MUX、多路复用器）
热门推荐
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
09-11 6万+
数字电路基础知识——组合逻辑电路（数据选择器MUX、多路复用器） 数据选择器（MUX） 二选一数据选择器 用 2输入mux，实现与，或，非，异或 三、 四选一选择器 四、用选择器设计组合逻辑电路 五、例：用Verilog描述一个多路复用器，输入的通道数目N，每一路的位宽为M。 求log以2为低的整数的方法（使用移位寄存器、数据比较器）
数字电路中的基础电路结构
m0_37327467的博客
11-17 4332
集成电路基本单元汇总
4位快速加法器设计_芯片设计小实例——一种数据调度的时序优化
weixin_39747721的博客
11-27 1243
今天想通过一个具体的小例子来介绍另一种常见的优化时序的方法。因为涉及到微架构的修改，这是一种综合工具无法做到的优化。在之前的文章《芯片设计小实例——共享buffer》中，介绍了一个简单共享buffer，buffer中存有不同id的数据流，每个数据流的packet都带有qos(这里可以简单理解为packet之间相互的优先级)，每个周期通过调度算法在所有最高qos的队头packet中调度出一...
RTL8367RB应用参考电路原理图_RTL8367_电路原理图_
09-29
在实际应用中，设计者需要结合这份电路原理图，理解每个组件的作用，例如电容、电阻、电感的选取，以及如何与CPU、存储器和其他外设进行通信。同时，还需要遵循相关的电气规范，确保设计的电路在实际运行中能稳定...
RTL8111E-电路设计
08-29
RTL8111E-电路设计知识点 本文档的标题是RTL8111E-电路设计，...RTL8111E电路设计需要考虑到电路设计的各个方面，包括电源设计、时钟设计、信号完整性设计、PCB设计和试验验证等，以确保电路的可靠性、性能和稳定性。
电路图 RTL2832U.zip
10-28
标题中的“电路图 RTL2832U.zip”指的是一个包含有关RTL2832U芯片的电路设计的压缩文件。RTL2832U是一款由Realtek公司生产的数字调谐器芯片，常用于软件定义无线电（SDR，Software Defined Radio）设备中，允许用户...
无线模块 RTL8188ETV USB WIFI适配器设计电路图-电路方案
04-23
本设计是一款基于RTL8188ETV的USB WIFI适配器设计，其具体特性如下: 采用嵌入式模块RL-UM12BS-8188ETV，带RTL8188ETV 工作在2.4 GHz频段 1x1 MIMO技术可提高有效吞吐量和范围 符合802.11 n / g / b标准 FCC自2013-05...
巧用RTL原语实现MUX门级映射
i_chip_backend的博客
12-13 1251
RTL primitive：小功能大力量
多路选择器MUX总结-IC学习笔记（八）
Paul 安的博客
11-01 1万+
多路复用器是一种组合电路，它从许多输入信号中选择一个作为输出，本文先介绍两个MUX的简单应用，主要关于如何将verilog与物理实现对应；第二当MUX作为时钟切换电路时如何避免毛刺（glitch）。
Simulink学习笔记（一）
m0_51535499的博客
12-09 4436
关于Simulink/Signal Routing库中的Bus Creator、Mux、Merge模块的辨识
RTL概念与常用RTL建模
lzhang97的博客
06-11 4万+
RTL和综合的概念 RTL（Register Transfer Level，寄存器传输级）指：不关注寄存器和组合逻辑的细节（如使用了多少逻辑门，逻辑门之间的连接拓扑结构等），通过描述寄存器到寄存器之间的逻辑功能描述电路的HDL层次。RTL级是比门级更高的抽象层次，使用RTL级语言描述硬件电路一般比门级描述简单高效得多。 RTL级语言的最重要的特性是：RTL级描述是可综合的描述层次。 综合（Synthesize）是指将HDL语言、原理图等设计输入翻译成由与、或、非门等基本逻辑单元组成的门级连接（网表），并根
谈谈Mux与门电路的相互替换（包含实例分析）
Reborn Lee
09-28 1万+
在秋招中，经常遇到的问题是用Mux替换门电路，例如与门，或门，非门，缓冲器，异或，甚至一位全加器，之前写过与此相关的博客如： 【Verilog HDL 训练】第 04 天（竞争、冒险、译码等）： 4. 如果一个标准单元库只有三个cell：2输入mux(o = s ？a ：b;)，TIEH(输出常数1)，TIEL(输出常数0)，如何实现以下功能？ 4.1 反相器inv 4.2 缓冲器buf...
组合逻辑电路设计---多路选择器
yishuihanq的博客
06-16 8693
多路选择器 MUX（multiplexer）是一个多输入、单输出的组合逻辑电路，一个 N 输入的多路选择器就是一个 N 路的数字开关，可以根据通道选择控制信号的不同，从 N 个输入中选取一个输出到公共的输出端。模块中的输入为三个 1 位的信号，其中 in1 和 in2 为两个输入信号，sel 为输入的控制信号，out 为单 bit 的输出信号。在完成信号的激励后，我们就可以进行测试模块的实例化，其中 mux2_1 为被实例化模块的名字， u_mux2_1 为我们实例化之后定义的名字。
#include <cmsis_os.h>和#include <RTL.h>
05-24
这两个头文件都是针对嵌入式系统的实时操作系统（RTOS）的头文件。其中，`<cmsis_os.h>`是针对ARM Cortex-M处理器的CMSIS RTOS API头文件，而`<RTL.h>`是Keil RTX RTOS的头文件。 这些头文件提供了许多函数和宏定义，用于在嵌入式系统中实现多任务处理、线程同步、内存管理等功能。例如，`<cmsis_os.h>`中定义了`osThreadCreate()`、`osMutexCreate()`、`osSemaphoreWait()`等函数，可以用来创建线程、互斥锁、信号量等；而`<RTL.h>`中则定义了`os_tsk_create()`、`os_mut_init()`、`os_sem_wait()`等函数。 需要注意的是，这些头文件需要配合相应的RTOS使用，不能直接在裸机系统中使用。另外，不同的RTOS可能会有不同的API和头文件，需要根据具体情况进行选择和使用。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

积小流哥

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值