具于xilinx FPGA的可动态配置DDS频率控制字的DDS IP核使用例程详解

风中月隐

已于 2024-05-23 17:18:57 修改

阅读量1.5k

点赞数 10

分类专栏： FPGA 文章标签： fpga开发 DDS 频率控制字 vivado xilinx

于 2024-01-14 10:37:29 首次发布

本文链接：https://blog.csdn.net/u014586651/article/details/135580144

版权

46 篇文章 90 订阅

订阅专栏

本文用于讲解xilinx IP 的dds ip examples（动态配置频率）的功能说明，方便使用者快速上手。

本examples 是月隐编写的针对DDS的使用demo，实现通过vio控制频率控制字来调整DDS的输出频率，为大家演示一个可动态配置DDS频率的例程。
例程的平台：
1）硬件平台：XC7Z020CLG484-2
2） FPGA开发平台：vivado2017.4
3）可仿真

1）IP的主要设置接面如下所示：
在这里插入图片描述

在这里插入图片描述

2）设置好IP后，将IP添加到dds_demo中，提供时钟CLK，即可产生dds单音信号；

3）本例程通过添加VIO控制频率控制字s_axis_phase_tdata，通过ila查看dds产生信号，最终形成工程如下图所示：

在这里插入图片描述

4）生成bit后上板测试结果：首先可以不控制vio时可以看默认输出信号，其次通过vio改变s_axis_phase_tdata可看到改变后的dds信号，如下所示：

在这里插入图片描述

频率控制字计算频率的时钟频率是根据实际时钟来的；
频率控制字的计算可通过以下工具得出：

Xilinx DDS IP频率控制字计算工具

频率控制字工具可同时算出十进制与十六进值，其界面如下所示：
在这里插入图片描述

具于xilinx fpga的DDS IP Examples

关注