MIPI CSI-2笔记（2） -- 物理层Physical Layer

        CSI-2 lane管理层和D-PHY或C-PHY物理层连接。需要注意的是链路两端的接口必须要匹配：D-PHY发送器和C-PHY接收器并不能工作，反之亦然。

D-PHY物理层

        D-PHY通常由一个时钟lane和几个单向的数据lane组成。任何实现了D-PHY物理层的CSI-2发送器和接收器都要在时钟lane上支持连续时钟特性，并且可以选择性支持非连续时钟特性。

        连续时钟的clock lane会保持在高速模式，在数据包传输的间隙中，仍然产生有效的时钟信号。

        非连续时钟的clock lane，在数据包传输的间隙中，会进入LP-11状态。

        D-PHY物理层对于最简单的CSI-2发送器的要求是：

•         Data Lane模块： 单向的master， HS-TX，LP-TX以及一个CIL-MFEN功能
•         Clock Lane模块：单向的master，HS-TX,LP-TX以及一个CIL-MCNN功能

        D-PHY物理层对于最简单的CSI-2接收器的要求是：

•         Data Lane模块： 单向的slave， HS-RX，LP-RX以及一个CIL-SFEN功能
•         Clock Lane模块：单向的slave，HS-RX,LP-RX以及一个CIL-SCNN功能

        为了能够支持更高的数据传输速率和更多lane，D-PHY物理层在接受数据lane模块中包含了一个独立的去斜（deskew）机制。发送侧的数据lane模块提供了一个去斜sequence pattern，用于在接收器侧做去斜校准。

        由于去斜校准只在一个特定传输频率上有效：

        对于初始校准sequence，发送器侧应该被编程为校准所需的频率。然后发送器发送去斜校准pattern，接收器会自动检测这个pattern并且调节去斜功能来达到最佳的表现。

        发送器侧如果频率发生了变化，则去斜校准过程要重新来过。

        某些发送器和（或）接收器可能会要求去斜校准能够周期性地重跑，如果有此需求，建议最好在垂直或帧的blanking周期内进行。

        对于低传输频率，或当接收器搭配了一个之前版本的不支持去斜校准pattern的发送器时，接收器可以bypass掉去斜机制。

        D-PHY v2.5物理层提供了ALP（Alternate Low Power）模式以及LVLP（Low Voltage Low Power）信号，这两种方式的任意一种都可以选择作为LPS（legacy Low Power State）的替换方案。使用ALP模式或LVLP信号能够缓解带有图像传感器和应用处理器系统的漏电和电气过载（EOS, electrical overstress）问题。ALP模式也能让CSI-2图像接口通道线路达到更长的距离。

        上面几个英文缩写的简单说明

HS	High Speed，高速工作模式
LP	Low Power，低功耗工作模式
CIL	Control and Interface Logic，控制和接口逻辑
MFEN	无法找到对应的英文全称，个人能猜出M代表Master，F应该是Frame。CIL-MFEN是发送侧master数据lane的帧处理模块，之后的笔记在看实际案例时会有模块具体框图 与之对应的SFEN是Slave侧的对应模块
MCNN	无法找到对应的英文全称，个人能猜出M代表Master，C应该是Clock。CIL-MCNN是发送侧master时钟ane的处理模块，之后的笔记在看实际案例时会有模块具体框图 与之对应的SCNN是Slave侧的对应模块

C-PHY物理层

        C-PHY物理层通常由一个或多个单向的lane组成。

        C-PHY物理层对于最简单的CSI-2发送器的要求是：

•         单向的master，HS-TX,LP-TX以及一个CIL-MFEN功能
•         支持在数据载荷（payload）传输中插入同步字（Sync Word）

        C-PHY物理层对于最简单的CSI-2发送器的要求是：

•         单向的slave，HS-TX,LP-TX以及一个CIL-SFEN功能
•         支持在数据载荷（payload）接收过程中检测同步字（Sync Word）

        C-PHY物理层同样也提供了ALP模式和LVLP信号机制，其作用和D-PHY章节所描述的ALP模式和LVLP信号机制一样，不在赘述。

CSI-2 USL特性

        CSI-2 USL(Unified Serial Link)特性,要求D-PHY和C-PHY物理层支持在lane1上双向数据通信和一些额外的特性。如果这些要求的特性和前面章节提到的特性相冲突，则要以USL为准。所有USL的实现方案要支持PHY LP和（或）LVLP模式信号，最好也能支持ALP模式信号。

USL特性对D-PHY的要求

        对于CSI-2 USL的实现方案，其D-PHY物理层由一个双向的数据lane（lane 1），加上0个或多个单向的数据lane，以及一个时钟lane组成。所有CSI-2 USL特性的D-PHY物理层的发送器和接收器要支持连续时钟行为（continuous clock behavior），也能选择是否要支持非连续时钟行为。

        连续时钟的clock lane会保持在高速模式，在数据包传输的间隙中，仍然产生有效的时钟信号。

        非连续时钟的clock lane，在数据包传输的间隙中，时钟lane可以进入Stop状态。

        对于USL image sensor来说，D-PHY LP/LVLP模式物理层最小要求是：

•         时钟lane模块：单向的master，HS-TX,LP-TX以及CIL-MCNN功能
•         数据lane 1模块：双向的master，HS-TX,LP-TX,LP-RX,LP-CD以及CIL-MFAA功能；要在正反两个方向上都支持Escape Mode LPDT。
•         数据lane n模块（n > 1）:单向的master，HS-TX,LP-TX以及CIL-MFEN功能

        对于USL host来说，D-PHY LP/LVLP模式物理层最小要求是：

•         时钟lane模块：单向的slave，HS-RX,LP-RX以及CIL-SCNN功能
•         数据lane 1模块：双向的slave，HS-RX,LP-TX,LP-RX,LP-CD以及CIL-SFAA功能；要在正反两个方向上都支持Escape Mode LPDT。
•         数据lane n模块（n > 1）:单向的slave，HS-RX,LP-RX以及CIL-SFEN功能

        对于使用D-=PHY LP/LVLP模式实现的USL，正方向Escape Mode LPDT传输只能使用数据lane 1，并且所有反方向的传输只能使用数据lane 1和LPDT。USL host要能够接收LPDT和HS传输数据。需要注意当使用LPDT传输时，带宽会大幅降低。

        关于ESCAP MODE，可以参考这里

MIPI协议的Escape Mode相关介绍 - 知乎记得曾经测MIPI协议波形的时候，看到示波器上的Escape Mode，不知道这是个啥啊，扭头问了旁边的某工，你晓得不，某工瞅了瞅，又扭头看向某某工，大家面面相觑，眉头一皱，啊。。。咦，MIPI还有这东西？ 上某度查了…https://zhuanlan.zhihu.com/p/531043071        对于USL image sensor来说，D-PHY ALP模式物理层最小要求是：

•         时钟lane模块：单向的master，HS-TX以及CIL-MCNN功能
•         数据lane 1模块：双向的master，HS-TX,HS-RX,ALP-ED以及CIL-MREN功能（要在正反两个方向上推荐带ALP-ULPS的CIL-MREE）。
•         数据lane n模块（n > 1）:单向的master，HS-TX以及CIL-MFEN功能

        对于USL host来说，D-PHY ALP模式物理层最小要求是：

•         时钟lane模块：单向的slave，HS-RX，ALP-ED以及CIL-SCNN功能
•         数据lane 1模块：双向的slave，HS-TX,HS-RX,ALP-ED以及CIL-SREN功能（推荐正反两个方向上带ALP-ULPS的CIL-SREE）。
•         数据lane n模块（n > 1）:单向的slave，HS-RX，ALP-ED以及CIL-SFEN功能

        需要注意的是，D-PHY ALP模式没有对双向lane模块定义竞争检测（contention detection
）功能。

        所有支持D-PHY物理层的USL实现方案要在所有数据lane上支持正方向ULPS。对于数据lane 1，推荐支持反方向ULPS以及ALP唤醒脉冲。

USL特性对C-PHY的要求

        CSI-2 USL实现方案的C-PHY物理层由一个双向的lane（lane 1）加上0个或多个单向lane组成。

        USL image snesor的C-PHY LP/LVLP模式物理层最小要求是：

•         Lane 1模块：双向的master，HS-TX,LP-TX,LP-RX,LP-CD以及CIL-MFAA功能；要在正反两个方向上都支持Escape Mode LPDT
•         Lane n模块(n > 1): 单向master，HS-TX,LP-TX以及CIL-MFEN功能

        USL host的C-PHY LP/LVLP模式物理层最小要求是：

•         Lane 1模块：双向的slave，HS-RX,LP-TX,LP-RX,LP-CD以及CIL-SFAA功能；要在正反两个方向上都支持Escape Mode LPDT
•         Lane n模块(n > 1): 单向slave，HS-RX,LP-RX以及CIL-SFEN功能

        对于使用C-PHY LP/LVLP模式实现的USL，正方向Escape Mode LPDT传输只能使用Lane 1，并且所有反方向传输只能使用Lane 1和LPDT。USL host要能够接收LPDT和HS传输数据。注意当使用LPDT时带宽会大幅下降。

        USL image sensor的C-PHY ALP模式物理层最小要求是：

•         lane 1模块：双向的master，HS-TX,HS-RX以及CIL-MREN功能（推荐正反两个方向上带ALP-ULPS的CIL-MREE）
•         lane n模块（n > 1）:单向的master，HS-TX以及CIL-MFEN功能

        USL host的的C-PHY ALP模式物理层最小要求是：

•         Lane 1模块：双向的slave，HS-TX,HS-RX,以及CIL-SREN功能；（推荐正反两个方向上带ALP-ULPS的CIL-SREE）
•         Lane n模块(n > 1): 单向slave，HS-RX以及CIL-SFEN功能

        需要注意C-PHY ALP模式对于双向lane模块没有定义竞争检测功能。

        所有支持C-PHY物理层的USL实现方案要在所有lane上支持正方向ULPS。对于lane 1，推荐支持反方向ULPS。