[KV260学习] Hello World

前言

KV260的教程非常少,基本只有官网的文档,对我这样的小白实在是太不友好了。
拿到KV260后,首先按照官网上的教程装了个系统,跑了一个相机的例子,后面想弄个Hello world出来,但是程序一直下载不进去,后面会说怎么解决。

Vivado工程建立

在这里插入图片描述

在这里插入图片描述
点击“Create Block Design”,创建一个Block设计,也就是图形化设计
在这里插入图片描述
点击“Add IP”快捷图标
搜索“zynq”,在搜索结果列表中双击”Zynq UltraScale+ MPSoC”

在这里插入图片描述
双击Block图中的ZYNQ核,配置相关参数
在这里插入图片描述

在这里插入图片描述
这里波特率默认115200,所以不用在配置。
在这里插入图片描述
点击 run block automation,可以自动配置一些参数。
在这里插入图片描述
多了一些端口不用管,pl端的这次不会用到。
在这里插入图片描述
点击make,端口引出
在这里插入图片描述
在这里插入图片描述
检查有没有错误
在这里插入图片描述

选择Block设计,右键“Create HDL Wrapper…”,创建一个Verilog或VHDL文件,为block design生成HDL顶层文件。在这里插入图片描述

在这里插入图片描述
选择block设计,右键“Generate Output Products”,此步骤会生成block的输出文件,包括IP,例化模板,RTL源文件,XDC约束,第三方综合源文件等等。供后续操作使用。
在这里插入图片描述

在这里插入图片描述在菜单栏“File -> Export -> Export Hardware…”导出硬件信息,这里就包含了PS端的配置信息。
在这里插入图片描述
在弹出的对话框中点击“OK”,因为实验仅仅是使用了PS的串口,不需要PL参与,这里就没有使能不选择“Include bitstream”,点击Next在这里插入图片描述可修改导出名字以及导出路径,默认是在vivado工程目录下的,这个文件可以根据自己的需要在合适的位置,不一定要放在vivado工程下面,vivado和vitis软件是独立的。在这里我们选择默认不做更改。点击Next
在这里插入图片描述
在这里插入图片描述
此时在工程目录下可以看到xsa文件,这个文件就是这个文件就包含了Vivado硬件设计的信息,可交由软件开发人员使用。
在这里插入图片描述

vitis工程

打开vitis
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
打开vitis自带的串口工具
在这里插入图片描述

在这里插入图片描述
成功!!!
在这里插入图片描述

下载出错

下载错的一般都是启动项选择错了,可以参考官网的文档
https://xilinx.github.io/kria-apps-docs/creating_applications/2021.1/build/html/docs/bootmodes.html

在这里插入图片描述
切换成这个就可以了。
在这里插入图片描述

  • 1
    点赞
  • 11
    收藏
    觉得还不错? 一键收藏
  • 4
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 4
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值