ZYNQ使用AXI_Ethernet编译系统扩展多网口

本文详细介绍了如何在ZYNQ平台上通过AXI_Ethernet扩展多个网口。内容涵盖硬件MIO引脚配置、裸机LWIP测试、petalinux系统配置以及debian系统配置。通过硬件线路设计和软件驱动的配合,实现了多个千兆网口的连接和通信。
摘要由CSDN通过智能技术生成

ZYNQ PL通过EMIO ETHE1外接PHY由GMII转RGMII:

详见博客:https://blog.csdn.net/wangjie36/article/details/107656663

ZYNQ使用AXI_Ethernet编译系统扩展多网口:

详见博客:https://mp.csdn.net/editor/html/104765046

一,硬件MIO引脚配置

网口引脚线路等长设计,PL网口的RCK连接到FPGA BANK的MRCC的P脚,其他ETH引脚最好在一个bank内:

时钟域同步时钟输入PL_CLK修改到FPGA BANK的MRCC的P脚,才能作为单端的系统输入时钟。

评论 5
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值