ZYNQ petalinux系统使用axi_bram进行PL与PS数据交互

已于 2024-02-27 12:24:44 修改
阅读量2.8k 收藏 30
点赞数
分类专栏： ZYNQ:FPGA_AXI_ARM 文章标签： 交互 linux 运维
于 2021-06-05 23:06:24 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wangjie36/article/details/117607389
版权
本文介绍了如何在ZYNQ Petalinux系统中利用AXI_BRAM进行PL和PS的数据交互。通过配置Vivado和Petalinux，创建BRAM IP核，并在SDK中编写读写BRAM的代码。接着，展示了在Linux操作系统下，如何使用mmap将外设物理地址映射到用户虚拟地址，以实现数据交互。最后，通过烧录和运行程序验证了数据一致性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

软件平台：vivado 2017.4   petaLinux 2017.3   Ubuntu16.04

一，数据交互流程

1，CPU需要与 PL进行小批量的数据交换，可以通过Block RAM实现，BRAM就是Block Memory，是ZYNQ的PL端的存储RAM单元。可以用BRAM，在PS和PL之间进行数据的交换。由于BRAM可以在PS和PL之间传递数据，ZYNQ可以利用PS从外部接收数据。

2，vivado整体搭建配置

2，bram和block memory ip核配置

了解本专栏 订阅专栏 解锁全文 超级会员免费看
ZYNQ 使用AXI_BRAM实现PS与PL 数据交互数据交互
wangjie36的博客
09-14 1万+
有时CPU需要与PL进行小批量的数据交换，可以通过Block RAM实现。通过Zynq 的GP Master 接口读写PL端的 BRAM，实现PS与PL的交互。加入自定义的 FPGA 程序，并利用 AXI4 总线进行配置，通知何时读写 BRAM。CPU通过 AXI BRAM Controller 读取 BRAM 数据，CPU 仅配置自定义的 PL BRAM Controller 的寄存器，不通过它读写数将BRAM与socket进行联合使用，将电脑的数据发到PS端，PS端放在PL端，PL端再发给PS端，P据。
ZYNQ linux下AXI_BRAM的使用方法，PS与PL端数据交互
yohe12的博客
04-02 1万+
ZYNQ启动系统的情况下如何使用BRAM，PS与PL端数据交互的方法。
ZYNQ linux AXI 读写,ZYNQ linux下AXI_BRAM的使用方法，PS与PL端数据交互
weixin_42394257的博客
05-13 1273
1、AXI总线、AXI接口、AXI协议总线是一组传输通道，是各种逻辑器件构成的传输数据的通道；接口是一种连接标准，又常被称为物理接口；协议是数据传输的规则。PS与PL连接方式主要是通过AXI总线进行的。ZYNQ上的总线协议有AXI4, AXI4-Lite, AXI4-Stream三种总线协议。而PS与PL之间的接口(AXI-GP、AXI-HP、AXI-ACP)只支持AXI4与AXI4-Lite这两...
PS和PL使用BRAM进行数据交互
mxh3600的博客
02-24 2696
PS和PL使用BRAM进行数据交互
ZYNQ学习笔记（四）：PL与PS数据交互——基于BRAM IP 核的（PS端读写＋PL端读）控制实验
最新发布
weixin_44852755的博客
11-07 1万+
说起PS、PL数据交互，常见的有IO方式：MIO EMIO GPIO，还有利用BRAM或FIFO等，在上一篇文章ZYNQ学习笔记（三）：PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验咱们学会了如何利用AXI GPIO IP核来实现PS（写）与PL（读）的数据交互，那么这篇文章来学习如何使用BRAM~在前面关于BRAM IP核的基础知识应该说的差不多了，那么我该怎么去写一个模块，能让它读出BRAM 0地址处的32位（4字节）的数据呢？input clk,
Petalinux 通过PL接收图片数据，ADMA或VDMA写入PS USB3.0U盘
sinat_39724439的博客
11-19 2645
工具版本： Ubuntu18.04.2 Unified2020.01 Petalinux2020.01 Qt5.13.2 安装过程详见以前的博客。 1、工程如下图 2、PS设置 对于此工程，仅仅需要配置SD卡，DP接口、USB接口和UART1接口。 3、ADMA设置（同VDMA），需要注意的是with of buffer length register 这个参数的设置，这个参数的大小直接影响一次dma的数据长度 4、配置数据产生模块switch_dat_gen，一张图片行长4096，列数4096,行间
ZYNQ通过AXI_BRAM实现PL与PS数据互联
crjmail的博客
04-20 3450
一、AXI BRAM Controller PS模块通过axi_bram模块，可以使用AXI接口读写PL内的Block RAM，实现PS与PL之间的数据互联.。 axi_bram需要与Block Memory Generator模块共同使用，axi_bram将PS的AXI操作转化为bram的控制接口时序。 二、配置 1、首先搭建好zynq的基础框架，保证设备可以正常启动，非此处讨论重点，略去不谈。 2、添加axi bram controller ，其配置如下 其中，memory此处不能设置，且
【JokerのZYNQ7020】LINUX_BRAM。
Joker_是小王的博客
07-31 1331
zynq bram
zynq sdk 开发之通过 BRAM 进行 PL 与 PS 的数据交互
学渣的博客
10-06 6403
如何在 zynq 中进行 PL 端与 PS 端的数据交互？ 在zynq的使用中，高效的进行 BRAM 与 zynq 硬核的数据交换至关重要，当我们需要进行小批量的数据交换时，可以考虑采用 BRAM 作为数据交换的媒介，在 PS 端，将数据通过 AXI 总线写入 PL端的 BRAM 里面去，并且再读出来。整体的设计图如下所示： PL 端硬件的设计 在 vivado 2017.4 下，可以通过 block design 快速进行模块的添加与设计。设计出来的架构如图所示： 注意事项： BRAM 使用真实双端
zynq操作系统： Linux驱动开发Bram篇
快跑Bug来啦！
04-12 4681
前言   裸奔的驱动已经满足不了更高应用范围需求了，本篇开始更新几篇赶鸭子上架的zynq Linux应用层的驱动开发（基于准备篇）。再加上由于项目的时间紧张关系（重点是有些人不信邪不得不满足的需求），将基于裸板中关于DMA的数据搬移换成了简单的BRAM的形式，好处是可以短时间内做好驱动了，缺点是bram的速率相较于dma实在是太慢了，尤其受到axi总线限制，PL端实测最高速率3.9兆每秒左右，只能说是应个急，短期内可以满足下需求吧，毕竟，对于像我这样根本没有接触过linux的也能很快上手。重点有三个，代码也
ZYNQ通过PS访问PL端BRAM例程
05-28
在本例程中，在 PL 端设计了 1 个 4KB（位宽 32，深度 1024）的 BRAM。首先， PS 通过 M_AXI_GP 口向 BRAM 中 1024 个地址依次存入 1024 个 32 位的数据。 PS 每向 BRAM 完成写入 1 个 32 位数据后通过 AXI GPIO 输出 1 个 上升沿信号， PL 捕获上升沿后立即将 PS 写入的 32 位数据读出，然后加 2，再存入原地址中。存储完成后， PL 通 过 AXI GPIO 向 PS 输入 1 个翻转信号，每翻转 1 次， AXI GPIO 便向 PS 触发 1 次中断。 PS 触发中断后，再从 BRAM中读出该数据，判断是否被加了 2，若不一致，则报错。
ZYNQ学习之路(二)：PS与PL通过BRAM交互
梅菜扣肉
09-27 4467
在 ZYNQ SOC 开发过程中， PL 和 PS 之间经常需要做数据交互。对于传输速度要求较高、数据量大、地址连续的场合，可以通过AXI DMA 来完成。而对于数据量较少、地址不连续、长度不规则的情况，此时 AXI DMA 便不再适用了。针对这种情况，可以通过 BRAM 来进行数据的交互。 实验目的：将数据从PS端写入PL部分的BRAM,然后将数据从BRAM读出来与原数据进行比较，判断是否写入成功。 一、搭建硬件框图 首先添加ps处理器，只需添加UART串口并设置相应的DDR型号即可，虽然我们用不到
ZYNQ—BRAM全双工PS_PL数据交互（开源）
陌夏微秋的博客
01-02 3908
本博客介绍了，PS写数据到BRAM，触发PL读取，PL读取各个地址的数据并+2分别写入到后面地址上，触发PS中断读取。
ZYNQ-基于BRAM的PS和PL数据交互
Vuko_Coding Zone
07-31 9228
学习内容 本文介绍关于AXI BRAM控制器的相关内容，针对数据量较少、地址不连续、长度不规则的情况，通过 BRAM 来进行数据的交互。 开发环境 vivado 18.3&SDK，PYNQ-Z2开发板。 AXI BRAM控制器 简介 BRAM控制器可以用于与 AXI 互连和系统主设备的集成，以与本地块 RAM 进行通信。 内核支持到块 RAM 的单次和突发传输，并针对性能进行了优化。 ...
【ZYNQ-7000开发之五】PL和PS通过BRAM交互共享数据
热门推荐
RZJMPB的博客
12-20 2万+
本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享，通过zynq PS端的Master GP0端口向BRAM写数据，然后再通过PS端的Mater GP1把数据读出来，将结果打印输出到串口终端显示。 涉及到AXI BRAM Controller 和 Block Memery Generator等IP的使用。
Petalinux使用经验小计#2
ydwr_cs的博客
11-21 304
时光匆匆，疫情下的一年多时光，好像发生了很多事，又好像什么都没有发生.....继续记录一些Petalinux的使用经验。
zynq bram读写 linux,Zynq-7000 通过BRAM实现PS、PL数据共享问题
weixin_29713403的博客
05-15 698
针对你提出的需求，是完全可以的，我们之前有过类似的案例。只不过有些地方需要注意。首先你例化的BRAM的双端口，一端会有PS通过BRAM ctrl控制，所以例化的BRAM是“BRAM Controller”Mode。于是PL侧逻辑控制BRAM的另外一个端口时需要注意，与standalone mode不同，BRAM controller mode要求地址与4对齐的，而且数据位宽固定为32bit，不想s...
zynq bram读写 linux,【正点原子FPGA连载】第十四章基于BRAM的PS和PL的数据交互领航者 ZYNQ 之嵌入式开发指南...
weixin_28863429的博客
05-15 510
1 #include "xil_printf.h"2 #include "stdio.h"3 #include "pl_bram_rd.h"4 #include "xbram.h"56 #define PL_BRAM_BASE XPAR_PL_BRAM_RD_0_S00_AXI_BASEADDR //PL_RAM_RD基地址7 #define PL_BRAM_START PL_BRAM_RD_S0...
Zynq——PL_BRAM_PS数据传输
wxkhturfun的博客
01-22 5530
前言 开发环境：vivado 2020.2 vitis windows10 黑金开发板 基于板厂给的模板，修改文件，实现以下功能： PS端向PL端发送数据(写至BRAM)，PL端对数据进行处理，处理后将数据写回BRAM，接着PS端读取BRAM并通过串口发送至win10，win10下使用串口接收数据并利用python导出数据保存。 1.原板厂例程 https://download.csdn.net/download/wxkhturfun/77297149 内容包含vivado工程、vitis工程、说明
ZYNQ7000上使用axi_uart IP扩展串口Vivado工程教程
总结以上信息，可以得知，这个“7035_someport.zip”压缩包是一个针对ZYNQ7000平台设计的工程文件，利用了axi_uart IP核来扩展串口功能，并且该工程既可以运行在裸机环境，也可以在PetaLinux操作系统中进行测试。...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值