ZYNQ RapidIO IP核协议与使用

最新推荐文章于 2024-08-05 22:32:28 发布

寒听雪落

最新推荐文章于 2024-08-05 22:32:28 发布

阅读量5.3k

点赞数 7

分类专栏： ZYNQ:FPGA_AXI_ARM 文章标签： fpga

本文链接：https://blog.csdn.net/wangjie36/article/details/121343794

版权

ZYNQ:FPGA_AXI_ARM 专栏收录该内容

117 篇文章 200 订阅 ¥49.90 ¥99.00

订阅专栏

超级会员免费看

本文详细介绍了RapidIO协议在ZYNQ FPGA中的应用，包括其逻辑层、传输层和物理层的协议规范，以及RapidIO IP核在vivado中的配置步骤和选项。RapidIO用于嵌入式系统的高速互连，支持芯片到芯片、板到板通信。文章还探讨了RapidIO IP核的配置，如链路宽度、传输频率、物理层协议等，并解析了包控制符号、包格式以及各种事务类型，如直接IO/DMA、消息传递等。

摘要由CSDN通过智能技术生成

一，RapidIO各个子核和接口的基本功能视图

RapidIO主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板（Backplane）连接。RapidIO核把三个子核封装在一起，它提供了一个高层次，低维护的接口。逻辑层分成几个模块来控制并解析发送和接收数据包，逻辑层有三个接口：用户接口(User Interface) （包括能发起和接收包的端口），传输接口(Transport Interface)和配置接口(Configuration Fabric Interface)。

RapidIO物理层1x / 4x LP-Serial规范涵盖四个频率点：1.25,2.5,3.125和5 Gbps。这定义了每个差分对I / O信号的总带宽。一个8位/ 10位编码方案确保时钟恢复电路有足够的数据转换。由于8位/ 10位编码开销，每个差分对的有效数据带宽分别为1.0,2.0,2.5和4 Gbps。串行RapidIO仅为1x和4x端口指定这些速率。1x端口定义为一个TX和一个RX差分对。4x端口是这些对中的四个的组合。这里描述了一个4x RapidIO端口，也可以配置为4个1x端口;这提供了一个可扩展的接口，能够支持1到16 Gbps的数据