HDLbits答案更新系列18（3.2.5 Finite State Machines 3.2.5.27 Q6b: FSM next-state logic等）

最新推荐文章于 2023-09-24 15:23:28 发布
最新推荐文章于 2023-09-24 15:23:28 发布
阅读量4.2k 收藏 1
点赞数 5
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wangkai_2019/article/details/106491385
版权

目录

前言

3.2.5 Finite State Machines

3.2.5.27 Q6b: FSM next-state logic（Exams/m2014 q6b）

3.2.5.28 Q6c: FSM one-hot next-state logic（Exams/m2014 q6c）

3.2.5.29 Q6: FSM（Exams/m2014 q6）

3.2.5.30 Q2a: FSM（Exams/2012 q2fsm）

3.2.5.31 Q2b: One-hot FSM equations（Exams/2012 q2b）

3.2.5.32 Q2a: FSM（Exams/2013 q2afsm）

3.2.5.33 Q2b: Another FSM（Exams/2013 q2bfsm）

结语

HDLbits网站链接

前言

今天更新状态机这节的最后几道题目，这个网站的“大老虎”状态机小节终于要完结啦。

3.2.5 Finite State Machines

3.2.5.27 Q6b: FSM next-state logic（Exams/m2014 q6b）

module top_module (
    input [3:1] y,
    input w,
    output Y2);
    
    assign Y2 = (y == 3'b001 | y == 3'b101) & ~w | 
                (y == 3'b001 | y == 3'b010 | y == 3'b100 | y == 3'b101) & w;

endmodule

这道题目作者说用y[3:1]来表示ABCDEF几个状态，我的答案纯粹是为了解题，大家看看就好。

3.2.5.28 Q6c: FSM one-hot next-state logic（Exams/m2014 q6c）

module top_module (
    input [6:1] y,
    input w,
    output Y2,
    output Y4);
    
    parameter A = 3'd1, B = 3'd2, C = 3'd3;
    parameter D = 3'd4, E = 3'd5, F = 3'd6;
    
    assign Y2 = ~w & y[A];
    assign Y4 = w & (y[B] | y[C] | y[E] | y[F]);
    
    //assign Y2 = ~w & y[1];
    //assign Y4 = w & (y[2] | y[3] | y[5] | y[6]);

endmodule

这道题和上一道题目差不多，只不过这里作者让我们使用one-hot编码来完成。

3.2.5.29 Q6: FSM（Exams/m2014 q6）

module top_module (
    input clk,
    input reset,     // synchronous reset
    input w,
    output z);

    parameter A = 3'd0, B = 3'd1, C = 3'd2, D = 3'd3, E = 3'd4, F = 3'd5;
    reg	[2:0]	current_state;
    reg [2:0]	next_state;
    
    always@(posedge clk)begin
        if(reset)begin
            current_state <= A;
        end
        else begin
            current_state <= next_state;
        end
    end
    
    always@(*)begin
        case(current_state)
            A:begin
                next_state = w ? A : B;
            end
            B:begin
                next_state = w ? D : C;
            end
            C:begin
                next_state = w ? D : E;
            end
            D:begin
                next_state = w ? A : F;
            end
            E:begin
                next_state = w ? D : E;
            end
            F:begin
                next_state = w ? D : C;
            end
            default:begin
                next_state = A;
            end
        endcase
    end
    
    assign z = (current_state == E || current_state == F);
               
endmodule

这是一道无比正宗的FSM题目，大家看着状态转移图完成就好了，正宗地不需要任何解题思路。

3.2.5.30 Q2a: FSM（Exams/2012 q2fsm）

module top_module (
    input clk,
    input reset,   // Synchronous active-high reset
    input w,
    output z
);
    parameter A = 3'd0, B = 3'd1, C = 3'd2, D = 3'd3, E = 3'd4, F = 3'd5;
    reg [2:0]	current_state;
    reg [2:0]	next_state;
    
    always@(posedge clk)begin
        if(reset)begin
            current_state <= A;
        end
        else begin
            current_state <= next_state;
        end
    end
    
    always@(*)begin
        case(current_state)
            A:begin
                next_state = w ? B : A;
            end
            B:begin
                next_state = w ? C : D;
            end
            C:begin
                next_state = w ? E : D;
            end
            D:begin
                next_state = w ? F : A;
            end
            E:begin
                next_state = w ? E : D;
            end
            F:begin
                next_state = w ? C : D;
            end
            default:begin
                next_state = A;
            end
        endcase
    end
    
    assign z = (current_state == E || current_state == F);

endmodule

和上一道题目一样，相当正宗，不过大家要注意，这里的状态转移图和上一道题目不一样，比如w为1的时候才从A状态跳到B状态。

3.2.5.31 Q2b: One-hot FSM equations（Exams/2012 q2b）

module top_module (
    input [5:0] y,
    input w,
    output Y1,
    output Y3
);

    parameter A = 3'd0, B = 3'd1, C = 3'd2;
    parameter D = 3'd3, E = 3'd4, F = 3'd5;
    
    assign Y1 = w & y[A];
    assign Y3 = ~w & (y[B] | y[C] | y[E] | y[F]);

endmodule

这道题目又是要使用one-hot编码逻辑，大家也看出来了，这个系列，作者给出的one-hot编码思想和我们平时的思想不太一样，我们的习惯是将状态定义为one-hot编码。不过，one-hot编码的优点就在于只需要判断一位的数据就可以判定状态，速度快，这点作者和我们的思想相同，所以大家也不用太过纠结，学习作者的思想，然后完成题目就好。另一种可能性，由于我们写状态机用的one-hot编码和正常的二进制编码，输出波形都是一致的，作者的tb检查不出来我们是否使用了one-hot编码，所以只好按照这种方式了。

3.2.5.32 Q2a: FSM（Exams/2013 q2afsm）

module top_module (
    input clk,
    input resetn,    // active-low synchronous reset
    input [3:1] r,   // request
    output [3:1] g   // grant
); 

    parameter A = 2'd0, B = 2'd1, C = 2'd2, D = 2'd3;  
    reg	[1:0]	current_state;
    reg	[1:0]	next_state;
    
    always@(posedge clk)begin
        if(resetn == 1'b0)begin
            current_state <= A;
        end
        else begin
            current_state <= next_state;
        end
    end
    
    always@(*)begin
        case(current_state)
            A:begin
                if(r[1])begin
                    next_state = B;
                end
                else if(r == 3'd0)begin
                    next_state = A;
                end
                else if(r[2:1] == 2'd2)begin
                    next_state = C;
                end
                else if(r == 3'd4)begin
                    next_state = D;
                end
                else begin
                    next_state = A;
                end
            end
            B:begin
                if(r[1])begin
                    next_state = B;
                end
                else if(r[1] == 1'b0)begin
                    next_state = A;
                end
                else begin
                    next_state = A;
                end
            end
            C:begin
                if(r[2])begin
                    next_state = C;
                end
                else if(r[2] == 1'b0)begin
                    next_state = A;
                end
                else begin
                    next_state = A;
                end
            end
            D:begin
                if(r[3])begin
                    next_state = D;
                end
                else if(r[3] == 1'b0)begin
                    next_state = A;
                end
                else begin
                    next_state = A;
                end
            end
            default:begin
                next_state = A;
            end
        endcase
    end
    
    always@(*)begin
        if(current_state == B)begin
            g[1] = 1'b1;
        end
        else begin
            g[1] = 1'b0;
        end
        if(current_state == C)begin
            g[2] = 1'b1;
        end
        else begin
            g[2] = 1'b0;
        end
        if(current_state == D)begin
            g[3] = 1'b1;
        end
        else begin
            g[3] = 1'b0;
        end
    end  

endmodule

这道题目和前面的题目又不一样了，前面只需要判断in为0或者为1就可以判定状态的转移了，这道题目需要判定3位输入，大家对着状态转移图完成题目就好了。

3.2.5.33 Q2b: Another FSM（Exams/2013 q2bfsm）

module top_module (
    input clk,
    input resetn,    // active-low synchronous reset
    input x,
    input y,
    output f,
    output g
); 
    
    parameter IDLE = 4'd0, S1 = 4'd1, S2 = 4'd2, S3 = 4'd3, S4 = 4'd4;
    parameter S5 = 4'd5, FOREVER_ONE = 4'd6, FOREVER_ZERO = 4'd7;
    parameter F_OUT = 4'd8;
    
    reg	[3:0]	current_state;
    reg	[3:0]	next_state;
    
    always@(posedge clk)begin
        if(resetn == 1'b0)begin
            current_state <= IDLE;
        end
        else begin
            current_state <= next_state;
        end
    end
    
    always@(*)begin
        case(current_state)
            IDLE:begin
                next_state = F_OUT;
            end
            F_OUT:begin
                next_state = S1;
            end
            S1:begin
                next_state = x ? S2 : S1;
            end
            S2:begin
                next_state = x ? S2 : S3;
            end
            S3:begin
                next_state = x ? S4 : S1;
            end  
            S4:begin
                next_state = y ? FOREVER_ONE : S5;
            end
            S5:begin
                next_state = y ? FOREVER_ONE : FOREVER_ZERO;
            end
            FOREVER_ONE:begin
                next_state = FOREVER_ONE;
            end
            FOREVER_ZERO:begin
                next_state = FOREVER_ZERO;
            end
            default:begin
                next_state = IDLE;
            end
        endcase
    end
    
    assign f = (current_state == F_OUT);
    assign g = (current_state == S4 || current_state == S5 || current_state == FOREVER_ONE);
                
endmodule

题意中说，复位信号撤销时，在下一个周期内将f输出为1，注意f为1只保持一个周期，然后状态机取决于x的值，当x在连续的三个周期中产生值为1、0、1时，下一周期将g输出为1，在保持g为1时判断y的输入，如果y在两个周期中有任意一个周期为1了，那么g永久保持1；如果两个周期都没有1，那么g将永久保持0。

我在这里增加了几个状态，比如FOREVER_ONE和FOREVER_ZERO状态，这两个状态完全是根据题意增加的。

结语

状态机这个小节终于更新完啦，这个小节的内容真的是非常多，涉及到的思想不论在工程中还是面试中都是必须要掌握的，这个小节完成后，后面的内容就基本没有特别难的了，希望大家可以好好温习这个小节内容，争取多用几种方法完成，感受每种方法的异同点，完成这个小节，对状态机的了解会加深不少。最后，如果哪里代码或者解析有误，欢迎大家留言~

HDLbits网站链接

https://hdlbits.01xz.net/wiki/Main_Page

wangkai_2019
关注
  • 5
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
HDLBits练习答案（持续更新）
s597889906的博客
01-21 1269
HDLBits练习答案 Verilog Language
HDLbits答案更新系列8（3.2 Sequential Logic 3.2.2 Counters）
小k的博客
05-21 1万+
今天更新一个小节内容，第三部分Circuit中Sequential Logic里面的Counters，这部分内容是我们设计电路的基础，万物皆可状态机与计数器，所以这是重中之重。希望能和大家一起学习，共同进步~
HDLbits答案更新系列目录（直达答案链接）
热门推荐
小k的博客
06-10 10万+
HDLbits答案目录，verilog全部题目答案直达链接，方便大家查看~
HDLbits系列解题分析
weixin_41102001的博客
08-03 1648
HDLbits sequential circuits1 Counters1.1 Four-bit binary counter1.1.1 解决思路1.1.2 代码实现 1 Counters 1.1 Four-bit binary counter 构建一个4位二进制计数器，其计数范围为0到15（含15），周期为16。重置输入是同步的，应将计数器重置为0。 1.1.1 解决思路 该题可以从同步时序逻辑电路的设计方法入手，由于没有入参，因此只能构建Moore型FSM。 #mermaid-svg-QG81s0rg
HDLBits题解
living_frontier的博客
10-28 2541
HDLBits 题解 一、写在前面的话 ​ 这篇博文的本质不是一篇答案的汇总，HDLBits的题目组织形式是蕴含思想的（就像五三或者衡中的数学卷子），可以看到，虽然大部分前面的题目都谈不上难，但是如果一道一道的做下来，就会有体会，网站的搭建者是希望通过这组题目，来传递一种硬件设计思想。当然，更谦虚的说法是硬件设计思想基础。这篇博文的目的就是通过这些题目，来勉力阐述这种思想。 ​ 我写到了FSM章节的一半，其他的都写了，短期内应该是肝不动了，所以FSM的后面的答案就没有题解了，实在抱歉。 ​ 鸣谢名单在结尾放
jbosscache-core-3.2.5.GA-all.zip
06-06
jbosscache-core-3.2.5.GA-all.zip 是一个包含JBoss Cache核心组件的压缩包，这个版本是3.2.5.GA，主要用于提供高性能、分布式的缓存解决方案。JBoss Cache，也被称为Infinispan前身的一部分，是JBoss企业中间件的一...
安华金和应用系统安全审计系统 AAS V3.2.2.5-1 用户手册
08-29
安华金和应用系统安全审计系统 AAS V3.2.5-1 用户手册 安华金和应用系统安全审计系统 AAS V3.2.2.5-1 用户手册是北京安华金和科技有限公司开发的应用系统安全审计系统的用户手册。该手册详细介绍了 AAS V3.2.2.5-1 ...
SpringBoot3.2.x微服务架构及单架构版本框架源码
最新发布
04-06
SpringBoot 3.2.x 是一个流行的Java框架，用于快速开发高效、生产就绪的应用程序。这个框架基于Spring Framework，简化了Spring应用的初始搭建以及开发过程，通过内嵌的Tomcat服务器，使得应用程序无需额外配置即可...
Netty (netty-3.2.5.Final.jar,netty-3.2.5.Final-sources.jar)
11-10
这个版本是3.2.5.Final，这意味着它是3.2.x系列中的最后一个稳定版本，通常包含了一些修复的bug和改进的性能。 `netty-3.2.5.Final-sources.jar` 提供了Netty框架的源代码，这对于开发者来说是非常有价值的，因为它...
HDL bits 网站刷题答案
11-08
这是HDL bits 刷题网站上的答案 大家可以参考下，里面的答案很全面，仅供参考，想要提升还是需要自己写，而不是嫖
HDLBits全部解答
Master_0_的博客
12-01 1万+
HDLbits全部解答。 有始有终，断断续续用了一个月左右的时间才完成。希望可以坚持学习，持续进步。
HDLBits（Shift register）部分答案及解析
weixin_57507187的博客
09-24 375
有没有一种可能，本题需要你尝试一下数字的翻转，比如向右旋转，是q99变成了q[0],然后是q[98:0]这样；向左便是q[0]变成了q[99]，然后q[99-1]挪到一边；这道题我并不明白含义，去找了一份大佬的答案来尝试理解，大概是在0,1,21的时候，在32,22,1,的前一位的时候将该值和q[0]异或，q[31]时将q[0]和0异或。load:用数据[63:0]加载移位寄存器，而不是移位。load:用数据[3:0]加载移位寄存器，而不是移位。ena:右移(q[3]变为零，q[0]移出消失)。
hdlbits练习题答案（更新中）
cchs888的博客
07-21 2236
最近在学习Verilog，发现hdlbits是个挺不错的练习网站。以下是我自己做的答案，希望与大家一起交流、进步。（本博客将持续更新） Basics Wire module top_module( input in, output out ); assign out = in; endmodule Wire4 module top_module(input a,b,c, output w,x,y,z ); assign w = a; ...
HDLbits基础知识点与部分题目解析（1）
qq_28455081的博客
04-03 2089
HDLbits基础知识点与部分题目解析（1） 基础知识 线网（wire） wire 类型表示硬件单元之间的物理连线，由其连接的器件输出端连续驱动。如果没有驱动元件连接到 wire 型变量，缺省值一般为 “Z”。 在定义wire型变量时不要忘记定义位宽，默认为1bit 寄存器（reg） 寄存器（reg）用来表示存储单元，它会保持数据原有的值，直到被改写。 reg变量通常在always块中被综合成变压触发器，在组合逻辑中北综合成wire型变量。 定义位宽时通常高位在左，表示最高有效位在左。 // Verilog
Fsm serial_HDLbits详解
NJUzzf98的博客
04-12 527
折磨了一晚上终于弄明白了/(ㄒoㄒ)/~~ 这里我设置了五种状态： （1）默认态idel，in=0时到data，=1时保持（2）数据输入data，维持8个clk 到stop0（3）停止信号的接收判断态stop0，in=1时到done（接收到停止态，完成输出），=0时到 stop1（继续等待停止信号）;(4) 完成态done, in=1时到idel，=0时到data（5）未接收到停止信号时的判断态stop1，in=1时到idel（接收到停止信号，等待开始信号in=0），=0时保持。
HDLbits基础知识点与部分题目解析（2）
qq_28455081的博客
04-05 1804
HDLbits基础知识点与部分题目解析（2） 小知识点 if语句中常用添加begin-end来减少书写上的歧义，以避免if-else配对歧义 case 语句中的 x 或 z 的比较逻辑是不可综合的，所以一般不建议在 case 语句中使用 x 或 z 作为比较值 casex、casez 一般是不可综合的，多用于仿真 模块例化时，一般input 端口不能删除，否则编译报错，output 端口可以删除、悬空。 RHS（right hand side）LHS（left hand side）
hdlbits_Exams/m2014_q6b
anbncn1234的博客
06-08 915
https://hdlbits.01xz.net/wiki/Exams/m2014_q6b module top_module ( input [3:1] y, input w, output Y2); reg [3:1]d; parameter A=0,B=1,C=2,D=3,E=4,F=5; always@(*) begin case(y) A:d = w?A:B;
HDLBits学习
qq_44798568的博客
01-07 669
MUX256to1 module mux_256to1( input [255:0] in, input [7:0] sel, output out ); assign out = in[sel]; endmodule
the plugin org.apache.maven.plugins:maven-clean-plugin:3.2.0 requires maven 3.2.5
11-04
根据引用中提供的信息，可以看出缺少了build插件，需要在pom.xml中添加相应的配置。而根据引用中提供的信息，可以看出需要在apache-maven-3.5.2/conf/setting.xml中加入相应的配置。但是这些信息并没有直接回答问题“the plugin org.apache.maven.plugins:maven-clean-plugin:3.2.0 requires maven 3.2.5”，因此需要进一步解释。 根据Maven官方文档，每个Maven插件都有一个最低要求的Maven版本，如果使用的Maven版本低于该要求，则会出现类似“the plugin org.apache.maven.plugins:maven-clean-plugin:3.2.0 requires maven 3.2.5”的错误提示。因此，如果要使用maven-clean-plugin 3.2.0版本，需要使用Maven 3.2.5或更高版本。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值