Cadence 17.4 PCB操作记录

最新推荐文章于 2024-07-27 13:18:30 发布
最新推荐文章于 2024-07-27 13:18:30 发布
阅读量2w 收藏 229
点赞数 33
分类专栏： Cadence 文章标签： Cadence17.4 PCB 操作记录
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weifengdq/article/details/105505334
版权

文章目录

画板子边框

Board Geometry / Design_Outline, 添加矩形, 右边Options->Corners->选择圆角Round, 倒角3mm, 然后输入左下角坐标(x -45 -20.9)和右上角坐标(x 45 20.9), 这样, 板子边框就生成了.

在这里插入图片描述
接着画出Route Keepin(铺铜/负片之类的必须有, 比Outline内缩10mil以上) 和 Package Keepin, 当然也可以用Z-Copy命令.
在这里插入图片描述
在这里插入图片描述

设置路径

在这里插入图片描述
在这里插入图片描述
主要是焊盘(pad)和Symbol(psm)的路径.

导入网表

在这里插入图片描述
在这里插入图片描述

导入网表后, netrev.lst文件列出了错误和警告.

WARNING(SPMHNI-192).

WARNING(SPMHNI-192): Device/Symbol check warning detected.
下面一般会给出解释, 继续往下看.

WARNING(SPMHNI-194)

WARNING(SPMHNI-194): Symbol 'DO-214AC' used by RefDes D1 for device 'DIODE_ZENER_DO-214AC_SS54' not found.
The symbol either does not exist in the library path (PSMPATH) or is an old symbol from a previous release.
Set the correct library path if not set or use dbdoctor to migrate old symbols.

到psmpath文件夹下去查看, 发现只有DO-214AC.dra文件, 没有.psm文件, 这个好办, 打开.dra文件, File->Creat Symbol…, 创建同名的.psm文件即可.
在这里插入图片描述
一般来讲, 编辑.dra后保存会自动生成.psm文件, 但难免出现些上面的意外吧…

ERROR(SPMHNI-196)

ERROR(SPMHNI-196): Symbol '2-406549-1' for device '2-406549-1_2-406549-1_2-406549-1' has extra pin '0'.

这个是因为封装中多了一个引脚0(用作固定孔, 原理图文件没有对应引脚), 参考这一篇文章:
ERROR(SPMHNI-196)

When netlisting between Capture and PCB editor the total pin count has to match. If the package symbol (footprint) has 39 connect pins, the Capture part has to have 39 pins. Mechanical pins in the package symbol do not count. When you add pins in the package symbol you can choose to add then as connect or mechanical in the Options Tab. You can convert a connect pin to a mechanical by deleting the pin number. The pin number is text so Edit>Delete set the find filter to text and select the text to delete, select another pin or Right Mouse Done.

删除引脚号, 把引脚改成机械孔即可:
在这里插入图片描述
然后File->Creat Symbol.

WARNING(SPMHNI-337)

WARNING(SPMHNI-337): Unable to load symbol 'SOT-23-3' used by RefDes Q1 for device 'NPN_SOT-23-3_MJD44H11T4G': WARNING(SPMHUT-127): Could not find padstack R110_60. [help]

这个是少了焊盘, 把焊盘复制到padpath路径下即可.

Fix/Unfix

在这里插入图片描述
固定接口,Shape或者关键芯片, 发现删除移动不了需要先Unfix, 再操作

设置元件高度

画完Package_Geometry -> Place_Bound_Top后, 可以设置下元件高度: Setup -> Areas -> Package Height, 点选 Package_Geometry -> Place_Bound_Top 的Shape, 可以在Options中修改:
在这里插入图片描述

刷新焊盘

直接用:
在这里插入图片描述
配合Find -> Pins查看引脚焊盘名称, 复制这个名称:
在这里插入图片描述
使用everything之类的搜索这个焊盘, 修改保存, Tools -> PadStack -> Refresh:
在这里插入图片描述
在这里插入图片描述

修改并更新封装

某个接插件的焊盘有些问题, 修改了封装, 如何更新到PCB呢?

Place -> Update Symbols...:
在这里插入图片描述
点击Refresh, 弹出log提示:

------ Symbol Refresh Messages ------
‘1318772-2’ symbol starting to refresh:
ERROR(SPMHDB-243): Cannot modify element; the object or a parent has the FIXED property. [help]
ERROR(SPMHNI-254): Unable to load symbol, ‘1318772-2’: ‘Cannot modify element; the object or a parent has the FIXED property.~
[help]’.

引脚被我固定了, 点击Unfix重新解固定:
在这里插入图片描述
然后重新操作刷新即可.

隐藏某一层

比如我想把恶心的Assembly_Top和Assembly_Bottom隐藏:
在这里插入图片描述

对齐元件

切换到Placement edit模式, 按住Ctrl连续选中元件, 右键Align components:
在这里插入图片描述
然后可以在Options中选择水平/竖直, 中心/座/右对齐, 还有间距等.
在这里插入图片描述

打过孔

只打过孔不走线, 还是点击Add Connect图标:
在这里插入图片描述
然后双击, 右键Done即可.

批量放置过孔可以用 Place -> Via Array.

自定义过孔后, 在Setup->User Preferences -> Paths -> Library中设置好过孔的路径, 这里我把自定义的过孔放到了padpath中:
在这里插入图片描述
然后在Cmgr中添加自定义过孔:
在这里插入图片描述

铺铜连接方式

Shape -> Global Dynimic Shape Paramerters
在这里插入图片描述

PCB翻转

元件右键Mirror, 可以把元器件放到底层, 然后进行底层布线, 一般会把PCB翻转到背面布局和布线, 这时需要 View -> Flip Design .

设置旋转快捷键

右键spin, rotate…被折磨的痛不欲生, 其实是可以设置旋转快捷键的, 如直接在Command里面输入:

funckey ' ' iangle 90      #按空格以90度旋转选中的物体, 但单引号里面是空格
funckey ~R iangle 45       #按ctrl+R以45度旋转选中的物体

当然, 这种方法下次打开就没了, 得重新输入. 如果想一劳永逸, 更改安装目录 Cadence_SPB_17.4-2019\share\pcb\text下的env文件, 加上 funckey ' ' angle 90 这一句:
在这里插入图片描述
这样, 就可以在移动的时候按空格旋转了.

开窗

Board Geometry 下 Soldermask_Top 或者 Sodermask_Bottom 画 Line 或者 Shape, 就可以让铜皮裸露.
参考 Allegro中设置开窗的方法

allegro统一更改丝印字体大小

Edit -> Change, 然后在Options选项卡中, Silkscreen_Bottom是底层丝印, Silkscreen-Top是顶层丝印:
在这里插入图片描述
之后那鼠标框选整个PCB, 就可以把丝印统一更改成想要的Text block的大小(默认的Text block的3号字体还可以, 与嘉立创的32mil高/6mil线宽相去不远).
在这里插入图片描述

走线部分删除

这个需要用到Cut, 直接看图:
在这里插入图片描述

蓝色三角形错误

如下图中的直角三角形顶点 3V3_1:
在这里插入图片描述
乍一看不知所措, , 走线的时候要把Options面板中的PIN/Vias勾上，这样才会自动捕抓PIN/Vias的中心连接，不然即使线走到焊盘上了也是没连接上, 所以删除原有线, 重新连线, 要勾选Pins和Vias:
在这里插入图片描述
下面这个Shape显示未连接也是类似:
在这里插入图片描述

负片层网络分割

Add Line, 在Anti Etch画线分割:
在这里插入图片描述
可以Find中只勾选Nets选中某一电源网络高亮作为分割参考:
在这里插入图片描述
分割完后, Edit -> Split Plane -> Creat, 选中Power层, Creat开始给分割出的负片绑定网络:
在这里插入图片描述
依次绑定分割负片的网络:
在这里插入图片描述

查看布线或者DRC状态

Display -> Status:
在这里插入图片描述
都搞到0才好. 点击左侧颜色小格子(有的可以点有的不能点)弹出未布线引脚, 点击蓝色坐标直接跳转到位置:
在这里插入图片描述

导出Gerber

设置Gerber导出路径: Setup -> User Preference…:
在这里插入图片描述
这样Gerber文件会导出到当前PCB所在目录下的Gerber文件夹.

先确保 Display->Status没有错误, 然后Manufacture->Artwork…:
默认的4层板有TOP/GND/POWER/BOTTOM, 右键Add手动添加(此处如有错误, 烦请指正):

Film NameSubclasses
TOPBOARD GEOMETRY/DESIGN_OUTLINE
ETCH/TOP
PIN/TOP
VIA CLASS/TOP
GND(用的正片)BOARD GEOMETRY/DESIGN_OUTLINE
ETCH/GND
POWER(用的正片)BOARD GEOMETRY/DESIGN_OUTLINE
ETCH/POWER
BOTTOMBOARD GEOMETRY/DESIGN_OUTLINE
ETCH/BOTTOM
PIN/BOTTOM
VIA CLASS/BOTTOM
TOPPASTEBOARD GEOMETRY/DESIGN_OUTLINE
PIN/PASTEMASK_TOP
TOPSOLDERBOARD GEOMETRY/DESIGN_OUTLINE
BOARD GEOMETRY/SOLDERMASK_TOP
PACKAGE GEOMETRY/SOLDERMASK_TOP
PIN/SOLDERMASK_TOP
VIA CLASS/SOLDERMASK_TOP
TOPSILKBOARD GEOMETRY/DESIGN_OUTLINE
BOARD GEOMETRY/SILKSCREEN_TOP
PACKAGE GEOMETRY/SILKSCREEN_TOP
REF DES/SILKSCREEN_TOP
BOTTOMPASTEBOARD GEOMETRY/DESIGN_OUTLINE
PIN/PASTEMASK_BOTTOM
BOTTOMSOLDERBOARD GEOMETRY/DESIGN_OUTLINE
BOARD GEOMETRY/SOLDERMASK_BOTTOM
PACKAGE GEOMETRY/SOLDERMASK_BOTTOM
PIN/SOLDERMASK_BOTTOM
VIA CLASS/SOLDERMASK_BOTTOM
BOTTOMSILKBOARD GEOMETRY/DESIGN_OUTLINE
BOARD GEOMETRY/SILKSCREEN_BOTTOM
PACKAGE GEOMETRY/SILKSCREEN_BOTTOM
REF DES/SILKSCREEN_BOTTOM
DRILLBOARD GEOMETRY/DESIGN_OUTLINE
MANUFACTURING/NCDRILL_FIGURE
MANUFACTURING/NCDRILL_LEGEND
OUTLINEBOARD GEOMETRY/DESIGN_OUTLINE
BOARD GEOMETRY/CUTOUT

除了OUTLINE, 其他Film Name的BOARD GEOMETRY/DESIGN_OUTLINE可以不写, 注意下图中Undefined line width可以写个2, 以免板子外形生成不了(参考 关于板外框和Photoplot outline):
在这里插入图片描述
导出的是一堆.art文件, 接下来导出钻孔文件:
在这里插入图片描述
先点Parameters…, 设置后, 点Drill, 生成.drl文件:
在这里插入图片描述
NC Route也导一下, 有时候是没有的:
在这里插入图片描述
在这里插入图片描述
把整个Gerber文件夹压缩一下.

导出坐标文件

Setup -> Design Parameters, 设置单位为mm:
在这里插入图片描述
File -> Export -> Placement:
在这里插入图片描述

还有一种方法, 也参考自 Allegro 中导出坐标文件的方法
Tools -> Reports:
在这里插入图片描述
弹出页面, 自己点击保存命名为.xls文件即可

PCB生成封装库

.brd 是PCB文件, 可以导出焊盘封装等文件, File -> Export -> Libraries…
在这里插入图片描述
然后就生成了一大堆文件:

  • .dra 文件是上图中的Device files, 可以由这个生成.psm文件
  • .pad 文件是上图中的Padstacks, 焊盘
  • .psm 文件是上图中的Package symbols
  • .txt 文件
  • .ssm 文件是上图中的Shape symbols, 焊盘覆铜层, 用于不规则焊盘
  • .fsm 文件是上图中的flash symbols, 热风焊盘, 负片层中会用到
  • .map
  • .log
  • …

微信公众号

欢迎扫描关注我的微信公众号, 及时获取最新文章:
在这里插入图片描述

weifengdq
关注
专栏目录
【原理图PCB专题】Cadence17.4 PCB位号重排与反标
一点硬件
02-09 480
Cadence17.4 PCB位号重排与反标比Cadence16版本更简单一些，那到底如何操作？
Cadence 17.4 学习手册----PCB的绘制
u013425261的博客
08-05 2万+
关于cadence17.4的PCB绘制的学习经验分享，有详细的步骤以及在学习中遇见的问题的解决办法
Cadence 17.4 画板十分钟快速入门.pdf
01-03
Cadence 17.4 画板十分钟快速入门，适合有一定画板基础的工程师。
Cadence Allegro 17.4安装教程以及学习笔记
最新发布
花开那年
07-27 2539
以上就是Candance Allegro 17.4的破解教程。接下来是个人的一个笔记记录，有需要的自行观看即可。Cadence Allegro Q交流学习裙：173416628。，我装D盘老是容易破解失败，而且路径上并没有中文，所以最终妥协，装了C盘。然后我们需要破解软件，打开Allegro破解大师。首先，打开如以下图片这个路径，首先，打开如以下图片这个路径，文件夹，用管理员身份运行。，等待破解完成即可。
Cadence 17.4 PCB学习笔记
m0_46858454的博客
09-11 3923
原理图、网表、焊盘、元器件、PCB封装学习记录
CANDENCE: PCB 中 元器件对齐
是个孩子
11-30 655
step2：选中要对齐的器件，右键 Align Components。step1：选择以下工具。选择你想要的对齐方式即可。
CADANCE17.4使用1——版本选择、自带封装库使用
wnanzou的博客
07-18 1327
路径：安装路径--Cadance--SPB_17.4--tools--capture--library。Orcad改模式 File--change product (未打开任何原理图情况下)原理图对应17.4版本为capture CIS 17.4。PCB对应17.4版本为PSB Editor17.4。capsym.olb有电源，地，输入输出。原理图Orcad Capture CIS。封装下载可以IC封装网（ICLIB）或者。
Cadence 17.4 学习手册----PCB封装的制作
u013425261的博客
04-27 1万+
PCB 元件封装的制作 一、打开软件 1、点击 PCB Editor 17.4 软件 2、弹出产品选择框，按图中所示进行选择，点击OK 二、新建封装 一、新建工程文件 1、点击 File - New… 新建封装工程 2、弹出如下对话框，对封装（Drawing name）进行命名，选择绘制类型（Drawing Type）：Package symbol 3、点击Browse…，选择封装存储路径 二、设置工程文件 1、设置单位和桌面大小 点击菜单栏Setup - Design Parameters…
Cadence17.4使用问题汇总
05-19
6. **PCB自动保存设置**：在Cadence 17.4中，用户可以根据个人工作习惯设置PCB设计的自动保存间隔，防止意外丢失工作进度。这通常在程序的偏好设置或选项中进行配置。 以上是针对Cadence 17.4使用中遇到的一些常见...
Cadence17.4Capture 初学者小册子
09-19
《Cadence17.4Capture 初学者小册子》是专为刚接触Cadence软件的新手准备的指南，旨在帮助他们迅速掌握Cadence Capture的基本操作和设计流程。Cadence Capture是一款广泛应用于电子设计自动化（EDA）领域的工具，...
Candce编译错误小结
荷兰风车
09-01 8411
#1 WARNING(SPMHNI-192): Device/Symbol check warning detected. [help] WARNING(SPMHNI-194): Symbol 'FFG665' for device 'FFG665_FFG665_FFG665_AUX' not found in PSMPATH or must be "dbdoctor"ed. #2 WAR
EDA软件_Cadence_Allegro 16.6导入网络表出错分析
快乐梦想家
03-10 2万+
本文简单介绍了Cadence Allegro 16.6导入网络表时遇到的问题及解决办法，给自己做个备忘，供大家参考。
Allegro - Unable to load symbol 的其中一个原因
qq_41038655的博客
01-09 1万+
分享一个今天刚刚遇到的问题 最后的解决方案只是解决这种WARNING的其中一种方式 还有其他方法以后再了解 问题分析： 导入网表后 Quickplace symbol的时候产生这个WARNING WARNING(SPMHNI-192): Device/Symbol check warning detected. [help] WARNING(SPMHNI-337): Unable to load ...
Allegro锁定元件/图形及解锁；解决“ It has the FIXED property”问题
weixin_47183491的博客
09-07 2702
Allegro锁定或解锁元件或图形，解决“It has the FIXED property”的问题
allegro导入网表过程中出现的错误信息
weixin_30485799的博客
04-17 5584
1. 找不到焊盘PAD，下面这句话的意思是器件封装找不到焊盘46.pad WARNING(SPMHNI-337): Unable to load symbol 'POWER-JACK3' used by RefDes CON1 for device 'DC-005_POWER-JACK3_DC-005': WARNING(SPMHUT-127): Could not find padstac...
Orcad Captue原理图更改后同步更新到Allegro PCB
wang_ze_ping的博客
09-30 1万+
Cadence软件的原理图和PCB是两个软件，原理图到PCB需要创建网表，然后在PCB中放置已经建好分封装的元器件； 如果对于已经画好的PCB，后期发现需要更改原理图的某个部分，原理图更改后，怎么同步更新到PCB中，而不变动原来已经布好局、布好线的的PCB呢？ 1、打开原理图，点击选中下打开的DSN文件，点击Tools中的Create Netlist，点击确定，创建成功后，output下输出的就是三个网表文件 2、网表创建成功后，回到Allegro PCB的页面，点击File中Import Logic；如
Allegro做元件封装"Symbol is missing a refdes"解决办法
David_xtd的专栏
09-18 2万+
在生成.psm文件时，提示： CREATE SYMBOL BEGUN.    Symbol is missing a refdes.   Symbol is missing a refdes.   CREATE SYMBOL ABORTED.   Create Symbol Aborted, error = Symbol is missing a refdes.  的解决
Allegro导入网络表出错： Symbol for device not found in PSMPAT(转)
huszhusz的专栏
02-25 1万+
原网址：http://blog.sina.com.cn/s/blog_69e8adc30102w0z4.html Allegro中导入orCAD原理图网络表时，出现以下错误： “Symbol 'BP' for device 'BEEP_BP_BEEP' not found in PSMPATH or must be "dbdoctor"ed” 网友的解答是： 1、从字面上理解是PSM库
React路上遇到的那些问题以及解决方案
热门推荐
高山上的鱼
04-01 16万+
问题1：首先必须在键名后面添加一个空格，否则报错 Module build failed: YAMLException: can notread a block mapping entry; a multiline key may not be an implicit key at line6, column 1: 必须是如：name  :'Hello world!' 还有一个可能，如下
cadence17.4软件 PCB拼板具体操作
05-12
下面是一些在Cadence 17.4软件中进行PCB拼板的具体操作步骤： 1. 打开Cadence 17.4软件，选择“Allegro PCB Designer”进入PCB设计界面。 2. 在左边的“Design”菜单中选择“Physical Design”->“PCB Editor”进入PCB编辑器界面。 3. 导入原理图，生成PCB版图。 4. 进入PCB编辑器界面后，选择“Tools”->“Panel”->“PCB拼板编辑器”打开拼板编辑器。 5. 在拼板编辑器中，可以设置PCB板的大小、层数、堆叠方式等参数。 6. 在“Placement”选项卡中，选择需要拼板的元件，然后将其拖拽到对应的位置上。 7. 在“Routing”选项卡中，可以对拼板后的布局进行布线，设置电源和地线等。 8. 在“DRC”选项卡中，进行设计规则检查，确保PCB设计符合标准。 9. 在“图形输出”选项卡中，可以生成PCB版图的图形输出文件。 10. 最后，保存PCB设计文件并进行制板加工。 以上是一些在Cadence 17.4软件中进行PCB拼板的具体操作步骤，希望对您有所帮助。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值