![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
weifengdq
嵌入式, 系统工程师, 公众号weifengdq
展开
-
FPGA Verilog UART
文章目录前言新建工程UART顶层UART接收UART发送引脚分配下载验证微信公众号前言FPGA_Quartus 18.1环境搭建FPGA_Verilog_PWM前两天记录了下Quartus环境搭建 点灯, PWM. 本节搬运一下UART的例子.通用异步收发器UART, 全称Universal Asynchronous Receiver Transmitter, 比USART, SPI之类...原创 2019-11-20 19:52:18 · 2470 阅读 · 2 评论 -
FPGA_Verilog_PWM
文章目录前言新建工程Verilog代码下载验证微信公众号前言FPGA_Quartus 18.1环境搭建上节记录了Quartus的环境搭建, 并点了个灯, 本节记录一下PWM, 输出1kHz, 50%占空比的方波.新建工程打开Quartus, 步骤如下:File -> New Project Wizard…Next选择工程目录, 填入工程名.Empty ProjectAd...原创 2019-11-19 23:16:05 · 1378 阅读 · 0 评论 -
FPGA_Quartus 18.1环境搭建
文章目录前言Quartus下载与安装硬件连接新建工程Verilog代码引脚分配编译下载下载程序到Flash微信公众号前言前几周总结了下MCU, Xavier的GPIO, UART, CAN, 以太网等的使用, 本周开一下FPGA, 水平有限, 只当一个划水的总结, 如有错误, 欢迎指正.Quartus下载与安装Quartus Prime 精简版下载官网里可以看到最新的不收费的Lite版本...原创 2019-11-18 23:31:37 · 7508 阅读 · 3 评论