verilog写操作查询表_verilog HDL基础之：实例3 数字跑表

最新推荐文章于 2024-05-30 18:04:47 发布
最新推荐文章于 2024-05-30 18:04:47 发布
阅读量1.2k 收藏 8
点赞数
文章标签： verilog写操作查询表
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_33327380/article/details/114008679
版权

实例的内容及目标

1．实例的主要内容

本节通过Verilog HDL语言编写一个具有“百分秒、秒、分”计时功能的数字跑表，可以实现一个小时以内精确至百分之一秒的计时。本文引用地址：http://www.eepw.com.cn/article/201706/348835.htm

数字跑表的显示可以通过编写数码管显示程序来实现，本实例只给出数字跑表的实现过程。读者还可以通过增加小时的计时功能，实现完整的跑表功能。

2．实例目标

本实例主要实现了计数及进位的设计，通过几个always模块的设计实现一个特定用途的模块——数字跑表。通过本实例，读者应达到下面的一些实例目标。初步掌握Verilog语言的设计方法。

完成一个数字跑表的设计。

原理简介

本数字跑表首先要从最低位的百分秒计数器开始，按照系统时钟进行计数。计数至100后向秒计数器进位，秒计数器以百分秒计数器的进位位为时钟进行计数。计数至60后向分计数器进位，分计数器以秒计数器的进位位为时钟进行计数，读者可以自行增加小时计数器。

数字跑表巧妙地运用进位位作为计数时钟来减少计数的位数。如果统一使用系统时钟作为计数时钟，那秒计数器将是一个6000进制的计数器，而分计数器将是一个3600000进制的计数器。这样将极大的浪费FPGA的逻辑资源。而使用进位位作为计数时钟，只需要一个100进制的计数器和两个60进制的计数器。

348835_1_0.jpg

本实例的数字跑表模块图。

在实际的设计中，为了使计数器更加

最低0.47元/天 解锁文章
金陵小老头
关注
  • 0
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
基于FPGA的数字跑表设计
WilliamWang的博客
12-10 1万+
数字跑表的FPGA设计 目录 〇、设计要求 一、数字跑表计时模块的设计 二、数码管显示设计 三、按键扫描和消抖模块 四、综合设计 〇、设计要求 1、整体设计框图如下。实现具备下诉功能需求的跑表。由数码管显示百分秒、秒、分等计时。 2、任务分析 输入端口： 1）复位信号CLR，当CLR=1，输出全部置0，当CLR=0，系统正常工作。 2）暂停信号PAUSE，当PAU...
基于FPGA的数字跑表设计.pdf
07-13
基于FPGA的数字跑表设计.pdf
基于FPGA的数字跑表设计Verilog代码ISE仿真
xiakunpei123的博客
05-30 858
完成指标:1)能够实现百分秒的高位和低位计时; 2)能够实现异步清零复位 3)能够实现暂停 4)能够实现秒信号的高位和低位,分钟信号的高位和低位计时; 5)附加功能,例如增加到小时信号的计数 提示 1)CLK为百分秒的驱动信号,上升沿有效。当CLK上升沿跳变时MSL加 1,当MSL累加到10时MSH加1 2)MSH,MSL为百分秒计数的高位和低位,每计满100,产生一个进位信号用于秒信号计数。同理SH,SL,MH,ML的计数也是同样的逻辑 3)CLR为异步复位信号,指只有在CLK下降沿时所
数字系统设计(FPGA)课程设计： 多功能数字钟
热门推荐
Clear Aurora的CSDN
06-02 2万+
一、设计内容：实现多功能数字钟，具备下列功能：1、数字钟：能计时，实现小时、分钟、秒的显示；2、数字跑表：精度至0.01秒 比如显示12.97秒；3、闹钟: 可以设定闹钟，用试验箱上的蜂鸣器作为闹铃；4、调时：可以对时间进行设定；5、日期设定：能设定日期并显示当前日期；6、除调时状态，其他状态均不应影响系统计时。
基于FPGA的数字跑表设计VHDL开发包含仿真
weixin_46018688的博客
06-01 831
部分参考代码 (末尾附文件) library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity JSQ is port( clk: in std_logic; reset_n: in std_logic; start: in std_logic; save: in std_logic; s
数字跑表的verilog实现
weixin_33704591的博客
06-03 2798
数字跑表的verilog实现，用rst_n复位后开始计时，用pause暂停，输出为分、秒、百分秒的BCD码。 1 module stop_watch(rst_n, 2 clk, 3 //start, 4 pause, 5 ...
paobiao.rar_FPGA verilog_fpga 跑表_fpga 跑表 verilog_stopwatch FPGA
09-20
总的来说，FPGA上的Verilog跑表项目是一个很好的实践，它涵盖了数字逻辑设计的基础，如计数器、时钟管理和状态机。同时，它也提供了实际应用中的问题解决经验，比如实时计时和用户交互。对于想要提升FPGA设计技能的...
Verilog_HDL.rar_Verilog_HDL_verilog hdl_verilog hdl入门
09-20
本资源“Verilog_HDL.rar”是一个压缩包，包含了Verilog HDL的基础学习资料，旨在帮助初学者快速掌握这门语言。 在“Verilog HDL入门.pdf”中，你可能会学到以下关键知识点： 1. **Verilog HDL概述**：了解Verilog...
verilog-hdl.rar_hdl_verilog 135_verilog hdl_verilog 教程_数字 Verilo
09-14
Verilog HDL是一种广泛使用的硬件描述语言（HDL），它被用于设计和验证数字电子系统，包括集成电路、微处理器和各种数字逻辑组件。这个“verilog-hdl.rar”压缩包显然是一个关于Verilog HDL的学习资源，包含了135个...
Verilog_HDL.rar_Verilog_HDL_hdl_verilog hdl入门_verilog 华为_华为 veri
09-24
Verilog HDL是一种广泛使用的硬件描述语言，用于设计和验证数字系统的逻辑。...而“Verilog_HDL.rar”提供的资源是一个良好的起点，帮助你踏上华为或者其他任何需要用到Verilog HDL的公司的工作之路。
stopwatch-by-verilog-HDL_fpga_verilog_数字秒表_
09-29
本项目“stopwatch-by-verilog-HDL_fpga_verilog_数字秒表”就是一个使用Verilog HDL（硬件描述语言）在FPGA上实现的数字秒表设计。Verilog HDL是一种强大的工具，用于描述数字系统的行为和结构，适用于复杂电路的...
[FPGA]基于FPGA的数字跑表
powerliuminxuan的博客
11-17 4487
基于FPGA的数字跑表的设计与实现 一、设计要求 用FPGA设计并实现一个数字跑表，范围为0~59分59.99秒。可以实现数字跑表进行启动、停止计时和显示读数三个操作，可以在数码管上显示读数。 二、设计任务 2.1基本部分 （1）了解FPGA开发板，了解数字跑表的功能。 （2）VHDL语言编程实现数字跑表系统的功能模块，数字跑表进行启动、停止、显示读数操作，并具有计时清零功能； （3）程序编译正确，在Modelsim中仿真正确； （4）采用FPGA开发板作为开发平台，能够下载验证。 2.2提高部分 能够采用
FPGA 数字跑表设计
bfxyl的博客
11-07 1865
FPGA:两路跑表（计数范围0-99） 开发板：minifpga,六个数码管，动态扫描 两路跑表，中间空两格，计数范围0-99，可分别控制暂停或开始 计数至99后停止计数，全局复位归零。 module DFF_SW(clk, in, out);//D触发器模块 parameter n=5; input clk; input [n-1:0] in; output [n-1:0] out; reg [n-1:0] out; always @(posedge clk) out
数字秒表设计仿真VHDL跑表,源码，视频
diaojiangxue的博客
10-19 691
名称：简单秒表设计仿真VHDL跑表（代码在文末付费下载）软件：Quartus语言：VHDL代码功能：数字秒表功能描述 本次练习只需要一个数码管(假设该数码管已被选中),实现数码管显示功能,具体要求如下(设数码管为共阳）1)实现秒表计时功能。由低到高,分别表示数码管的a,b,c,d,e,f,g,h。--IF(count=50000000)THEN--50MHz分频到1Hz需要计数50000000。--IF(count=50000000)THEN--50MHz分频到1Hz需要计数50000000。
数字秒表verilog仿真/代码可回看、正计、倒计数跑表
diaojiangxue的博客
10-19 2026
名称：数字秒表设计正计、每按一次 S0，跳动（待修改）的位就向左移动一位，每按一次 S3，跳动（待修改）的位就向右移动一位，每按一次 S1，对应位的数字减少 1 ，每按一次 S4 ，对应位的数字增加 1；//正计数模式时，总是从 00:00.000 开始，设置 S3 为复位键，S0 为启动/暂停键，控制秒表复位、启动。//计数值回看模式时，S3/S0 键进行前/后翻操作，查看每次的计数值，最多能记录 10 次计数值。//倒计数工作模式时，设置 S3 为复位键，S0 为启动/暂停键，控制秒表复位、启动、暂停。
Verilog数字系统设计——数字跑表设计
qq_50330658的博客
08-26 6819
Verilog数字系统设计八 数字跑表设计 文章目录Verilog数字系统设计八前言一、数字跑表设计是什么？二、编程1.要求：2.设计思路：3.实现代码：4.仿真测试：总结 前言 随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。 提示：以下是本篇文章正文内容，1 编程实现一个数字跑表。该跑表模块端口至少应包括： 1.1 CLK： 时钟信号（测试时钟频率自己设定）； 1.2 CLR： 异步复位信号； 1.3 START: 开始
社保薪酬与个税平衡策略.pptx
最新发布
08-07
社保薪酬与个税平衡策略.pptx
Verilog HDL实践：数字跑表与交通灯控制器设计
Verilog HDL综合设计实践是一门实用的课程，它涵盖了使用Verilog硬件描述语言进行数字电路设计和实现的实践经验。本讲义以芜湖职业技术学院为例，通过一系列具体的项目来展示Verilog的运用，包括数字跑表、十字路口...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值