Ncverilog
命令使用详解
我们知道,
由于
NC-Verilog
使用了
Native
Compile
Code
的技术来加强电路模
拟的效率,因此在进行模拟时必须经过
compile(ncvlog
命令)以及
elaborate(n
celab
命令)的步骤。编译之后,针对每一个
HDL
设计单元会产生中间表达。
接着
elaborate
命令会建立整个电路的结构,产生可以用来模拟的资料。最后使
用
ncsim
命令来进行模拟。
三命令模式命令如下:
ncvlog
-f
run.f
ncealb
tb
-access
wrc
ncsim
tb
-gui
第一个命令中,
run.f
是整个的
RTL
代码的列表,值得注意的是,我们需要把
tb
文件放在首位,这样可以避免出现提示
timescale
的错误。
第二个命令中,
access
选项是确定读取文件的权限。
其中的
tb
是你的
tb
文件内
的模块名字。
第