使用questasim 10.7c 对 xilinx 工程 进行仿真

仿真工具：questasim 10.7c

fpga平台：vivado 2018.03

在写完工程和写完test beach文件后，怎么通过脚本在questasim中仿真自己写的工程呢？

实际上，xilinx可以导出脚本文件的。

在使用vivado编译通过后，通过file--> Export-->Export Simulation，导出xilinx的参考脚本。

 

"Target simulator" 仿真工具这项，因为我们使用的是questasim，所以就选择Questa Advanced Simulator。

“Export directory”就选择我们自己要输出的文件夹就可以了。

“Use absolute paths”这个的意思就是，在脚本文件中，是否把文件路劲设置为绝对路劲，勾选住表示设置为绝对路劲。

 

我们要将使用的文件有compile.do，elaborate.do，simulate.do。

 

文件的使用顺序是compile.do-->elaborate.do-->simulate.do。

1、建立自己的.do或者.tcl文件。然后利用vivado导出脚本文件内容，填写进自己的脚本文件。

2、打开compile.do文件

此文件主要是编译库和源文件的一些内容，这些要编译的源文件vivado已经帮你写好了，完全可以直接copy到你的脚本文件里，这里要注意，“vlog -work xil_defaultlib -64”这句话里要改为“vlog -work xil_defaultlib -32”，因为我用的questasim是32位的，所以就简简单单的改一下就好了。

3、然后打开elaborate.do文件，这个文件就比较简单了，

直接也把“-64”改为“32”，然后copy进自己的脚本文件，

4、接下来打开simulate.do，这里自己发挥的空间就大了很多了。直接把这句话，copy进脚本

然后自己随意加一些波形，设置时长等。这个就随意设置了。

5、然后用questasim 10.7c打开自己写的脚本，就可以看到波形了