8B10B编码表，8B10B编码表格，8B10B查表内容

最新推荐文章于 2024-03-28 15:53:14 发布
VIP文章 最新推荐文章于 2024-03-28 15:53:14 发布
阅读量4.5k 收藏 20
点赞数 6
分类专栏： 协议 文章标签： 编码器
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_36590806/article/details/109822204
版权

8B10B编码表，8B10B编码表格，8B10B查表内容

8B10B解析请看：https://blog.csdn.net/weixin_36590806/article/details/109518493

8b10b解码verilog代码：ttps://blog.csdn.net/weixin_36590806/article/details/111059629

8b10b编码verilog代码：https://blog.csdn.net/weixin_36590806/article/details/111059582

转载地址：https://blog.csdn.net/weixin_36590806/article/details/109822204

特殊字符编码

特殊字符名称

RD-取值

16进制

RD+取值

（abcdeifghj）

K28.0（1C）

0BC

343

K28.1（3C）

27C

183

K28.2（5C）

2BC

143

K28.3（7C）

33C

0C3

K28.4（9C）

13C

2C3

K28.5（BC）

17C

283

K28.6（DC）

1BC

243

K28.7（FC）

07C

383

K23.7（F7）

057

3A8

K27.7（FB）

05B

3A4

K29.7（FD）

05D

3A2

K30.7（FE）

05E

3A1

正常数据编码

字符

8b

10b

（RD-）

10b

（RD+）

字符

8b

10b

（RD-）

10b

（RD+）

D00.0

0

0B9

346

D00.1

20

279

246

D01.0

1

0AE

351

D01.1

21

26E

251

D02.0

2

0AD

352

D02.1

22

26D

252

D03.0

3

363

0A3

D03.1

23

263

263

D04.0

4

0AB

354

D04.1

24

26B

254

D05.0

5

365

0A5

D05.1

25

265

265

D06.0

6

366

0A6

D06.1

26

266

266

D07.0

7

347

0B8

D07.1

27

247

278

D08.0

8

0A7

358

D08.1

28

267

258

D09.0

9

369

0A9

D09.1

29

269

269

D10.0

A

36A

0AA

D10.1

2A

26A

26A

D11.0

B

34B

08B

D11.1

2B

24B

24B

D12.0

C

36C

0AC

D12.1

2C

26C

26C

D13.0

D

34D

08D

D13.1

2D

24D

24D

D14.0

E

34E

08E

D14.1

2E

24E

24E

D15.0

F

0BA

345

D15.1

2F

27A

245

D16.0

10

0B6

349

D16.1

30

276

249

D17.0

11

371

0B1

D17.1

31

271

271

D18.0

12

372

0B2

D18.1

32

272

272

D19.0

13

353

093

D19.1

33

253

253

D20.0

14
最低0.47元/天 解锁文章
hhh_fpga
关注
  • 6
    点赞
  • 踩
  • 20
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
8B/10bB编码
weiweiliulu的专栏
07-02 3937
8B/10B编码的特性之一是保证DC平衡，使得发送的0 、1数量保持基本一致，连续的1或0不超过5位，即每5个连续的1或0后必须插入一位0或1，从而保证信号DC平衡。 通过0 、1 数据的跳变，接收端可以用来恢复时钟，同样可以在早期发现数据位的传输错误，抑制错误继续发生。 8B/10B编码是将一组连续的8位数据分解成两组数据，一组3位，一组5位，经过编码后分别成为一组4位...
基于FPGA的8b10b编解码verilog实现
07-12
本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言，经过modelsim、quartus II的仿真和下载验证，实现其编码和解码的功能。 该编解码电路设计大体上可以由五个模块构成，分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。 采用Verilog HDL 描述、modelsim 10.2a 进行功能仿真、Quartus II 13.1 进行FPGA逻辑综合和适配下载，最后在Alter 公司的Cyclone IV E 的芯片EP4CE6F17C8 上实现并完成测试。 资源包中附有quartusII 的项目文件和代码,直接打开即可使用。
8B10B编码表.rar_8B10B编码表_8B\10B编码_8b/10b编码表_8b10b_8b10b编码
07-13
8B10B编码对照表，用于采用8B10B编码方式通讯编程调试时，数据与编码的对照
#SATA# 搞懂 8b/10b 编码 第3节 《8b/10b编码对照表》
热门推荐
那么菜的博客
11-30 1万+
8B10B编码表，8B10B编码表格，8B10B查表内容 8B10B解析请看：https://blog.csdn.net/weixin_36590806/article/details/109518493 特殊字符编码 特殊字符名称 RD-取值 16进制 RD+取值 （abcdeifghj） K28.0（1C） 0BC 343 K28.1（3C）
8B10B编码原理详解
最新发布
m0_56222647的博客
03-28 1117
比如：在表3B/4B中，对于D.x.3（011），其对应的4B码字有两种：1100和0011，若此时RD为负，则取1100作为其对应的4B码字作为输出，同时检验此时的编码是否为完美编码，如果是完美编码，则保持RD的极性不变；本章来阐述下将8bit转换为10bit编码是如何实现的，转换的目的是保证DC平衡，所有用10bit表示8bit的原则也是尽可能的从1024个里面挑选出0和1差不多的，而且是01交替差不多的。低５位编码为６位，依次命名为ａ，ｂ，ｃ，ｄ，ｅ，ｉ，如下图所示。这里，可能有个疑问，
8b/10b编码
qq_42165939的博客
08-28 4616
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录 一、为什么要编码？ 二、8b/10b的编码方式 1.简介 2.两个术语 3.实现方法和编码表 提示：以下是本篇文章正文内容，下面案例可供参考 一、为什么要编码？ 由于串行链路中会有交流耦合电容，理想电容的阻抗公式是Zc=1/2πf*C。因此信号频率越高，阻抗越低，反之频率越低，阻抗越高。当码型是为“0”、“1”交替出现时，码型的频率，则电容阻抗低，信号基本上可以不损耗的传输过去；但是当码型.
8b/10b编码技术系列(二)：Disparity、RD、8b/10b编码
weixin_42905573的博客
06-05 5273
和大家分享一下关于8b/10b编码的知识点，如有什么错误之处或大家有什么额外的见解欢迎大家公众号后台留言！四、Disparity(极性偏差)将8bit数据分为3bit和5bit两组，分别...
#SATA# 搞懂 8b/10b 编码 第2节 8b/10b编码示例推导
那么菜的博客
07-14 1060
在前面第1节中，我们知道了8b/10b 编码的基本知识，那么今天，我们一起推导一下，8b/10b编码对照表如何产生的? 如上图所示，原始8bits 数据，会被分割成2部分。8'bxxxx_xxxx: HGF高3bit_EDCBA低5bits。 两部分会被分别进行 5b/6b 、3b/4b 编码。 5b/6b编码模块的输入参数：K(控制码类型) 、RD_in。 3b/4b编码模块的输出参数：RD_out。 基本运行规则：当前RD_in + K，一起决定当前 5b/6b 编码的编码输出编码，并输出
8B10B编解码的Verilog实现
独木舟216的博客
07-04 6089
0. 8B/10B编码原理 8B/10B编码是由IBM公司在1983年所提出的一种编码方式。该编码根据对应的映射码表和极性取值规则把8bit码字编码成10bit来传输。使编码后的二进制序列中，0、1的个数基本均衡。创造这种编码的目的在于解决在高速串行数据传输时，若出现有多个连0或连1，接收端就会出现时钟漂移或同步丢失的问题。而且8B/10B编码可以根据其特定的编码规则，在接收端检测出传输过程中出错的信息。 图1 编码规则 在编码过程中，8bit原始码字被分成两部分：低位5bit记为EDCBA（..
8B/10B编码
axiba233的博客
06-07 1716
8b/10b编码是将8位符号映射到10位符号，以实现直流平衡，同时提供足够多的状态来实现时钟恢复。这意味着在一个至少20位的字符串中，1和0的计数之差不超过2，并且在一排中不超过5个1或0。
8B10B verilog 实现
qq_31221529的博客
11-30 726
首发自https://hifpga.com/%E9%97%AE%E9%A2%98/37599 8b10_encoder.v module encode (datain, dispin, dataout, dispout) ; input [8:0] datain ; input dispin ; // 0 = neg disp; 1 = pos disp output [9:0] dataout ; output dispout ; wire ai =
【JESD204系列】七、8B10B编码
weixin_38489928的博客
02-28 1141
8B10B编码旨在使传输链路保持直流平衡，从而精简了时钟恢复电路（CDR）的设计，使集成电路设计成本降低。该编码方式还规定了一些特殊控制符，可提供误码监测功能。8b/10b 编解码模块一般和串化器/解串器连接，组成SerDes 接口。
Verilog8b10b编码
10-29
采用Verilog语言编写8b10b编码代码，其基于查找表方法而不是逻辑关系，易于理解
基于FPGA的verilog实现8b-10b编码器包括testbench,包含仿真操作录像,中文注释
04-23
1.版本：vivado2019.2，包含仿真操作录像，操作录像使用windows media player播放。 2.领域：8b-10b编码器 3.内容：verilog实现8b10b编码器包括testbench,使用版本为vivado20192 module encode_8b10b(dtin, dtout,clk, reset); input[9:0] dtin; output[9:0] dtout; input clk; input reset; wire[9:0] dtout; //局部变量 reg rd_flg, rd_buf; //RD极性标志,0表示为RD-,1表示为RD+ reg[10:0] k_temp; //特殊字符编码中间变量 reg[9:0] d_code; //数据字符编码中间变量 reg[6:0] d6b_temp; //5B到6B码表的中间变量 wire rd_temp, rd_st; //RD极性标志,0为RD -,1为RD+ 4.注意事项：注意路径必须要英文路径，路径字符数量小于148.
基于FPGA的8B/10B编解码设计
04-18
为提高8B/10B编解码的工作速度和简化逻辑方法，提出一种基于FPGA的8B/10B编解码系统设计方案。与现有的8B/10B编解码方案相比，该方案是一种利用FPGA实现8B/10B编解码的模块方法，接收模块在收到外部发送的并行数据时，通过直接查找映射的方法转换成利于传输的串行信号。串行信号经串并行转换模块，将数据经10B/8B解码模块解码还原成原始数据。为了更好实现数据的传输，系统加入了极性偏差RD控制。结果表明，该8B/10B 编解码系统设计方案传输数据稳定，满足设计要求。
8b10b 编码解码encode decode
07-31
8b10_dec.vhd 8b10_enc.vhd 8b10b_encdec_v1d0.pdf enc_8b10b_TB.vhd encdec_8b10b_TB.vhd
verilog 8b10b编码解码
10-25
1.查表法8b10b编解码程序。简单仿真过。 2.test8b10b.v为测试程序，encoder8b10b_2.v为编码程序，decoder8b10b.v为解码程序。 3.发送端码表为8b10b.mif或者mem_8b10b.v，接收端码表为decoder3b4b.mif(mem_4b3b.v)和...
#SATA# 搞懂 8b/10b 编码 第1节 理论概述篇
那么菜的博客
07-14 1353
1. 什么是8b/10b编码？ 8b/10b最常见的是应用于光纤通讯和LVDS信号的。由于光模块光模块只能发送亮或者不亮，也就是0或者1这两种状态这种单极性码，那么这会存在一个问题，如果传输中出现较长的连0或者连1（例如111111100000000），那么接收端将没有办法正确的采样识别信号，另外还会由于单极性码含有直流分量，这种直流成分会随数据中1和0的随机变化也呈现随机性，这会引起接收端的基线漂移导致接收端误判。LVDS信号一样会存在这个问题，随着线路上的信号频率越来越高，如果线路上的...
8b10b编码 非查找表实现
04-27
但对于非常高速的串行数据传输，传统的8b10b编码可能存在一些问题，比如查找表查询速度慢等，为此，一些研究者提出了非查找表实现的8b10b编码方式。 非查找表实现的8b10b编码可以通过逻辑门电路实现。具体而言，该...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值