数字后端面试问答No.4-6(每日三问)
文章右侧广告为官方硬广告,与吾爱IC社区无关,用户勿点。点击进去后出现任何损失与社区无关。
昨天是第一天受官方邀请并开通了广告,粉丝们也挺支持吾爱 IC 社区的,在此小编表示感谢(建议养成每天看完文章后顺带点下广告的习惯,举手之劳就是支持)。正是因为老铁们的支持,中午小编加了一个鸡腿,呵呵!真心发现写文章太耗脑细胞,所以得补补。能量营养补充后,今天为大家奉献数字后端设计实现中关于 CTS 的三道笔试面试题目。(微信技术交流群加入方式,目前只能先加小编微信后邀请各位入群)
1.Why setup is fixed before CTS? Why hold is fixed after CTS?
-
place 阶段的 timing 直接影响 clock tree 的质量
-
placement 后的逻辑分布直接影响了 clock tree 的 skew 和 latency
-
CTS 之前还没有 clock tree,clock latency 还是 ideal 的,默认为 0 即同一个 clock 所属的 sinks 的 clock latency 都为 0
-
CTS 后长了 clock tree 之后,每个 sink 的 clock latency 都不一样(skew)
-
CTS 后可以在 PR 实现时加入 hold corner 的 libray,base MCMM flow 让工具自动 fix setup 和 hold
-
Hold 完全也可以留在 route 后,在 Prime time 中进行 hold time fixing
2. What is useful-skew mean? What should be taken into consideration when using useful-skew?
-
正常情况 clock tree 的 skew 我们希望越小越好 ,最理想的情况就是为 0(place 后),但是一旦长 clock tree 后 skew 必然存在
-
有的时候为了优化 timing,需要人为引进 skew,这个 skew 是有助于 timing 的,因此我们将其称之为有用偏移(useful-skew)
-
利用 useful-skew 时需要考虑前后级的 timing margin
-
需要合理利用 useful-skew,任何事物都有它的两面性。如果你一个 design 中调了几千个点的 useful-skew 或者借太多的 timing(Timing borrowing),可能会导致 clock tree 质量较差,甚至影响整个 clock tree 的长度,从而影响芯片的 power。
-
其他方面留给各位思考
****3.****What is the target of CTS? How to get a high quality clock tree?
-
clock skew 最小化
-
clock tree latency 最短
-
no timing drc violations,比如 max_transition,max_capacitance,max_fanout 等
时钟树综合(clock tree synthesis)基础篇
- clock tree 的 common path 越长越好(为何?可以参考之前推送的文章)
- clock tree 的 non-common path 最短化
秒杀数字后端实现中 clock gating 使能端 setup violation 问题
教你轻松调 DCT 和 ICC 之间 Timing 与 Congestion 的一致性
近期会更新更多关于 CTS 方面的干货,敬请期待。
相关文章推荐(不看保证后悔)
秒杀数字后端实现中 clock gating 使能端 setup violation 问题
教你轻松调 DCT 和 ICC 之间 Timing 与 Congestion 的一致性
Scan chain reordering 怎么用你知道吗?
数字后端实现时 congestion 比较严重,你 hold 得住吗?
Final netlist release 前,你应该做好哪些工作?
深入浅出讲透 set_multicycle_path,从此彻底掌握它
数字后端实现时 congestion 比较严重,你 hold 得住吗?
时钟树综合(clock tree synthesis)基础篇
好了,今天的内容分享就到这里。另外,因为公众号更改推送规则,小编分享的每篇干货不一定能及时推送给各位。为了避免错过精彩内容,请关注星标公众号,点击 “在看”,点赞并分享到朋友圈,让推送算法知道你是社区的老铁,这样就不会错过任何精彩内容了。
如果你想和小编有更进一步的沟通交流的机会,欢迎加入小编知识星球,让我们一起学习成长,共同进步。相信在这里能让你成就一个更完美的自己。
小编知识星球简介(如果你渴望进步,期望高薪,喜欢交流,欢迎加入 ****):
在这里,目前已经规划并正着手做的事情:
-
ICC/ICC2 lab 的编写
-
基于 ARM CPU 的后端实现流程
-
利用 ICC 中 CCD(Concurrent Clock Data)实现高性能模块的设计实现
-
基于 ARM 四核 CPU 数字后端 Hierarchical Flow 实现教程
-
时钟树结构分析
-
低功耗设计实现
-
定期将项目中碰到的问题以案例的形式做技术分享
-
基于 90nm 项目案例实现教程(ICC 和 Innovus 配套教程)
-
数字 IC 行业百科全书
吾爱 IC 社区知识星球星主为公众号” 吾爱 IC 社区” 号主,从事数字 ic 后端设计实现工作近八年,拥有55nm,40nm,28nm,22nm,14nm等先进工艺节点成功流片经验,成功tapeout 过三十多颗芯片。
这里是一个数字 IC 设计实现高度垂直细分领域的知识社群,是数字 IC 设计实现领域中最大,最高端的知识交流和分享的社区,这里聚集了无数数字 ic 前端设计,后端实现,模拟 layout 工程师们。
在这里大家可以多建立连接,多交流,多拓展人脉圈,甚至可以组织线下活动。在这里你可以就数字 ic 后端设计实现领域的相关问题进行提问,也可以就职业发展规划问题进行咨询,也可以把困扰你的问题拿出来一起讨论交流。对于提问的问题尽量做到有问必答,如遇到不懂的,也会通过查阅资料或者请教专家来解答问题。在这里鼓励大家积极发表主题,提问,从而促进整个知识社群的良性循环。每个月小编会针对活跃用户进行打赏。
最重要的是在这里,能够借助这个知识社群,短期内实现年薪百万的梦想!不管你信不信,反正已经进来的朋友肯定是相信的!相遇是一种缘分,相识更是一种难能可贵的情分!如若有缘你我一定会相遇相识!知识星球二维码如下,可以扫描或者长按识别二维码进入。目前已经有 881 星球成员,感谢这881童鞋的支持!欢迎各位渴望进步,期望高薪的铁杆粉丝加入!终极目标是打造实现本知识星球全员年薪百万的宏伟目标。
欢迎关注 “吾爱 IC 社区”
微信号:ic-backend2018