allegro学习之给元件封装添加与丝印层一样的assembly 层

在allegro16.6中处理元件封装时,发现缺少assembly层。解决步骤包括:使用PCB editor打开.dra文件,通过Add->line添加线条,设置class为package,subclass为assembly_top,调整宽度,沿丝印层绘制。添加器位号通过layout->labels->RefDes完成,并确保grid设置合理(如0.01mm),以便精细对齐。
摘要由CSDN通过智能技术生成

在使用allegro16.6修改元器件封装时,我遇到的是元件封装没有画assembly layer。
解决方法:
1.用PCB editor打开.dra文件;
一个元件封装
2.点击菜单栏Add->line;
3.在options中class选择package ,subclass选择assembly_top,width中可以设置你想要的画线宽度;这里写图片描述
4.沿着丝印层内部画即可;
5.添加器位号,菜单栏中layout->labels->RefDes,在合适的位置点击一下,输入你想要的编号即可(比如U*,后一个应为*,代表不确定)。
注意:如果出现不能紧挨着丝印层画线的情况,可能是grid设置过大,可以在菜单栏选择Step->grid,如下图所示,将格点设置为0.01mm(我用的mm制,可在Step->desi

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值