![](https://img-blog.csdnimg.cn/20201014180756780.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
常用资料
早睡身体好~
xidian university
展开
-
Linux环境配置
本贴记录自个用的配置,持续更新,欢迎交流。原创 2021-01-04 14:24:17 · 333 阅读 · 0 评论 -
数字集成电路设计流程
前两天看到一张数字IC设计流程图,觉得总结的比较全面,因此通过网络资源对每一步骤进行学习和总结,有不足或错误的地方烦请指正。原创 2020-05-24 15:16:01 · 9705 阅读 · 0 评论 -
在notepad++中删除所有注释和空行
参考自https://blog.csdn.net/a_long_sky_/article/details/50844701https://blog.csdn.net/qq_35189406/article/details/83992375使用替换,查找模式选中正则表达式删除 // 之后的所有字符 //.*$删除 // 之前的所有字符 ^.*//删除所有空行 ...原创 2019-04-26 17:02:07 · 1479 阅读 · 0 评论 -
vi/vim 和 linux 在学习工作中会用到的相关指令(最简洁版)
vi/vim上图转载自https://blog.csdn.net/deniro_li/article/details/54584100Ps:在linus中创建一个文件的命令是vim test.v,linus中文件可以没有后缀,后缀只是为了方便查看。linuxls命令功能:列出指定目录下的内容 常用选项:-a 显示所有文件和隐藏文件 -l 长格式列表,显示文件...原创 2019-04-24 09:37:06 · 203 阅读 · 0 评论 -
Verilog学习五点经验分享
verilog学习五点经验分享 1.规范很重要工作过的朋友肯定知道,公司里是很强调规范的,特别是对于大的设计(无论软件还是硬件),不按照规范走几乎是不可实现的。逻辑设计也是这样:如果不按规范做的话,过一个月后调试时发现有错,回头再看自己写的代码,估计很多信号功能都忘了,更不要说检错了;如果一个项目做了一半一个人走了,接班的估计得从头开始设计;如果需要在原来...转载 2019-05-05 09:30:51 · 614 阅读 · 0 评论 -
状态机的四种写法
引言在实际的数字电路设计中,状态机是最常用的逻辑,而且往往是全部逻辑的核心部分,所以状态机的质量,会在比较大的程度上影响整个电路的质量。本小节我们通过一个简单的例子(三进制脉动计数器)来说明一下状态机的4中写法。1,模块功能由于我们的目的在于说明状态机的写作方式,...转载 2019-05-16 19:17:13 · 4816 阅读 · 3 评论 -
边沿检测电路
module top_module ( input clk, input [7:0] in, output [7:0] anyedge); reg [7:0] d_last; always @(posedge clk) begin d_last <= in; // Remember the state of the previous cy...原创 2019-05-29 12:34:28 · 4259 阅读 · 0 评论