[BD 41-1629] ＜/zynq_ultra_ps_e_0/SAXIGP3/HP1_QSPI＞ is excluded from all addressable master spaces.

最新推荐文章于 2023-11-15 19:28:55 发布
最新推荐文章于 2023-11-15 19:28:55 发布
阅读量1.1k 收藏 3
点赞数
分类专栏： FPGA 文章标签： python
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39060517/article/details/120564646
版权
该警告表明Zynq UltraPS E的HP1_QSPI被排除在所有可寻址主空间之外，意味着PL中的主设备无法访问OCM。如果不需要OCM访问，可以忽略警告；如果需要，则需将OCM映射到PL主设备的地址空间。
摘要由CSDN通过智能技术生成

[BD 41-1629] </zynq_ultra_ps_e_0/SAXIGP3/HP1_QSPI> is excluded from all addressable master spaces.

xilinx
在这里插入图片描述

This is not an error; it’s just a (critical) warning. You’re being warned that your master(s) in the PL will not be able to access the OCM. If you don’t need OCM access, you can simply ignore the warning. If you need OCM access, you must map the OCM into the address space(s) of the PL master(s).

最低0.47元/天 解锁文章
斐非韭
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
ZYNQ_IP
yunddun的博客
11-17 227
1.RAM 数据位宽为8：能存储八位的数据 深度为32:32个片区，每个片区存储八个位 可以选择是否开启使能位ena 需要确定读写优先级
Zynq UltraScale+ MPSoC使用HLS编译的IP核
weixin_43873379的博客
03-07 686
Zynq UltraScale+ MPSoC使用HLS编译的IP核 前言 这几天板子老师给邮寄到家了，编一个图像处理的IP核，反反复复遇到了很多问题，今天记录下 开始 编译写自己的程序，然后模板如下： void HLS_accel (AXI_VAL INPUT_STREAM[IMG_LEN], AXI_VAL OUTPUT_STREAM[64]) { #pragma HLS INTERFACE ...
Vivado内存冲突报错
long258258的博客
03-10 6961
报如下错误： [BD 41-703] Peripheral &amp;lt;/processing_system7_0/S_AXI_HP1/HP1_DDR_LOWOCM&amp;gt; is mapped into master segment &amp;lt;/axi_dma_1/Data_MM2S/SEG_processing_system7_0_HP1_DDR_LOWOCM&amp;gt;, but there is no...
[BD 41-758] The following clock pins are not connected to a valid clock source: /processing_system7_
WJLHW的博客
10-07 1464
vivado run_sythesis 时出错 [BD 41-758]
FPGA学习记录（三）Zynq UltraScale+ MPSoC 基于 BRAM 的 PS 和 PL 的数据交互
最新发布
LB__aj的博客
11-15 1802
开发环境：vivado2022.1 vitis windows10 开发板：xczu28dr实验任务：PS 将串口接收到的数据写入BRAM，然后从BRAM中读出数据，并通过串口打印出来；与此同时，PL从BRAM中同样读出数据，并通过ILA来观察读出的数据与串口打印的数据是否一致。目录前言1.PL端2.PS端1.PL端打开vivado2022.1并创建工程：Zynq UltraScale + MPSoC核配置：接下来在。
fpga-zynq-zybo_FPGAverilog_fpga_ZYBO_zynq_def.xml_fpga-zynq_zybo
10-01
标题中的“fpga-zynq-zybo_FPGAverilog_fpga_ZYBO_zynq_def.xml_fpga-zynq_zybo”涉及到的核心技术主要包括FPGA（Field Programmable Gate Array，现场可编程门阵列）、Zynq、Verilog以及ZYBO开发板。这里我们将逐一...
vivado-boards-master_Zynq_ZedBoard_Vivado_vivadoboard_zynq_
09-30
标题中的“vivado-boards-master_Zynq_ZedBoard_Vivado_vivadoboard_zynq_”暗示了这个压缩包与Xilinx公司的Vivado工具、Zynq系列FPGA以及ZedBoard开发板相关。Vivado是一款综合性的硬件描述语言（HDL）开发环境，...
AXI-HP-ZYNQ.rar_DMA axi_ddr_vivado_zynq axi dma_zynq ps pl
07-15
在本文中，我们将深入探讨如何使用Xilinx的Vivado IPI（集成平台流程）来构建Zynq-7000系列FPGA中的PS（处理系统）到PL（可编程逻辑）通信，并通过AXI-HP接口和AXI-DMA IP实现高效的DDR存储器访问。我们将覆盖以下...
zynq-7000.rar_linux 中断 zynq_zynq DMA_zynq DMA Linux_zynq gpio_i2
07-15
linux3.0 device tree,包括zynq-7000,arm9,coretx-a9芯片级的所有外设驱动树，i2c,spi，dma,中断，gpio
ug585-Zynq-7000-TRM.rar_ug585_ug585-Zynq-7000-TRM_zynq 手册_zynq-7
07-14
《Zynq-7000 All Programmable SoC Technical Reference Manual》（UG585）是Xilinx公司为Zynq-7000系列All Programmable片上系统（SoC）提供的一份详尽的技术参考手册。这份文档包含了Zynq-7000 SoC的设计、实现和...
详细教程：vivado2019.2 & vitis2019.2下，zynq7000系列FPGA固化PL程序到外挂flash和SD卡
qq_40011737的博客
11-08 1万+
详细教程：vivado2019.2 & vitis2019.2下，zynq7000系列FPGA固化PL程序到外挂flash和SD卡 0.简介 xilinx的zynq系列FPGA既包含了传统的FPGA部分，又嵌入了arm的硬核，分别称为PL（Programmable Logic）和PS (Processing System)。PL部分以前在ISE，现在在vivado上编程配置，包括通用的组合逻辑资源、软IP、硬IP核（包括arm核的基本配置与调用在内），使用语言就是硬件描述语言、原理图文件、IP配置；
zynq processing system 参数设置_【正点原子FPGA连载】第十四章基于BRAM的PS和PL的数据交互领航者 ZYNQ 之嵌入式开发指南...
weixin_39916479的博客
11-24 1085
1）实验平台：正点原子领航者ZYNQ开发板2）平台购买地址：https://item.taobao.com/item.htm?&id=6061601087613）全套实验源码+手册+视频下载地址：http://www.openedv.com/docs/boards/fpga/zdyz_linhanz.html4）对正点原子FPGA感兴趣的同学可以加群讨论：8767449005）关注正点原子...
[BD 41-1377] Network address is occupied by different peripherals
xiao_yao_ke的博客
01-04 1009
[BD 41-1377] Network address <0xC0000000 [ 512M ]> is occupied by different peripherals, </zynq_us_ss_0/zynq_us/SAXIGP3/HP1_QSPI> in </S1_AXI_RD> and by </zynq_us_ss_0/zynq_us/SAXIGP2/HP0_QSPI> in </S_AXI_RD>. This is illegal
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十九章PL端AXI GPIO的使用
ALINX技术博客
01-22 1654
原创声明： 本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处。 适用于板卡型号： AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG 实验Vivado工程目录为“ps_axi_gpio /vivado”。 实验vitis工程目录为“ps_axi_gpio /vitis”。 可能有些人就会问，怎么又在讲GPIO，LED灯，觉得太繁琐，但是G.
（**）Vivado常见错误及其修改
热门推荐
qq_40178878的博客
08-03 1万+
程序错误提示（Log） （1）非法的递归实例化 》》》 实例化顶层模块和testbench的时候注意（后者正确）
ultrascale学习笔记之PL通过AXI-HP加速读写PS-DDR
风释雪
07-30 6460
若该文为原创文章，未经允许不得转载 风释雪 QQ:627833006 E-mail:hn.cy@foxmail.com CSDN博客地址:https://blog.csdn.net/weixin_46718879 目录1.版本说明2.概述3.流程3.1.blockdesign配置3.2.自动地址划分3.3.``手动调整地址划分``4.Outstanding功能5.后序 1.版本说明 2.概述 本文建立在有一定的ZYNQ开发基础之上； 本文主要描述PL使用HP口读写PS-DDR操作流程； 描述在VIVA.
zynq芯片偶现启动失败
weixin_43772128的博客
02-28 2608
关于zynq芯片偶现启动失败问题 从开始接触zynq芯片已经一年多了，调试过程中遇到大大小小的问题也有很多。去年遇到zynq板卡软复位和板卡断电重启都可能出现程序跑飞系统启动失败问题。 由于测试过程程序跑飞情况在FSBL阶段和bootrom阶段都出现过，排查初期一直怀疑是flash芯片接触不良或者是板卡信号差。重新焊接flash故障仍然存在，测试板卡的信号良好。 最后参考借鉴其他项目将PL端分频到QSPI的控制器的时钟配置为两百兆，经过上百次测试未出现设备启动失败问题。 调试过程建议大家将fsbl打印打开，
VIVADO报错：slave segment is not assigned into address space
weixin_50988214的博客
07-01 3966
今天在更换ip核时，报错误如上图： [BD 41-1356]</hls\u CvtColor\u zhengdi\u 1/s\u axi\u AXILiteS/Reg>未分配到地址空间</processing\u system7\u 0/Data>。请使用地址编辑器分配或排除它。 原先使用该种接口，不报错。 一开始怀疑是s_axi_AXILITES的接口类型有问题。在vivado中更改了不同的端口越睡，更换了多个端口均没有效果。 后来采用相同的ip核重新进行连接，发现..
petalinux-package --boot --fsbl ./images/linux/zynq_fsbl.elf --fpga --u-boot --force详解
10-28
petalinux-package --boot --fsbl ./images/linux/zynq_fsbl.elf --fpga --u-boot --force是一个用于编译和打包映像的命令。其中--boot选项表示生成BOOT.BIN文件，--fsbl选项指定FSBL文件的路径，--fpga选项指定FPGA文件的路径，--u-boot选项表示生成u-boot.elf文件，--force选项表示强制覆盖已有的文件。但是，当执行该命令时，有可能会出现缺少bootgen工具的错误，此时需要先设置Xilinx Tools的环境变量。如果需要更多信息，可以参考引用中提供的链接。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值