VIVADO报错：slave segment is not assigned into address space

最新推荐文章于 2024-03-05 10:41:24 发布

不缺席的阳光

最新推荐文章于 2024-03-05 10:41:24 发布

阅读量4.3k

点赞数 4

文章标签： fpga

本文链接：https://blog.csdn.net/weixin_50988214/article/details/118386732

版权

今天在更换ip核时，报错误如上图：

[BD 41-1356]</hls\u CvtColor\u zhengdi\u 1/s\u axi\u AXILiteS/Reg>未分配到地址空间</processing\u system7\u 0/Data>。请使用地址编辑器分配或排除它。

原先使用该种接口，不报错。

一开始怀疑是s_axi_AXILITES的接口类型有问题。在vivado中更改了不同的端口越睡，更换了多个端口均没有效果。

后来采用相同的ip核重新进行连接，发现不是端口的问题。

解决办法：

因为发现s_axi_AXILITES连接的是互联端口，可能是系统自动配置。将s_axi_AXILITES和互联端口删除，采用自动连接，解决问题！

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

不缺席的阳光

关注关注

4
点赞
踩
4

收藏

觉得还不错? 一键收藏
5
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

（**）Vivado常见错误及其修改

qq_40178878的博客

08-03

1万+

程序错误提示（Log）（1）非法的递归实例化》》》实例化顶层模块和testbench的时候注意（后者正确）

Vivado报错：[Runs 36-527] DCP does not exist，generate Output Products MIG ddr3 IP核后报错DCP问题解决

nature_forest的博客

02-17

9154

Vivado报错：[Runs 36-527] DCP does not exist_烦恼诗集#的博客-CSDN博客先参考这个文档解决，问题描述：综合工程时，某个IP文件被标红，出现[Runs 36-527] DCP does not exist...... 的报错解决办法：如果是在windows系统上用Vivado打开工程，当工程路径过长时，可能会出现这样的问题。比如： D:\BaiduNetdiskDownload\FPGA\DBF\fpga-filter-implementation-ma

5 条评论您还未登录，请先登录后发表或查看评论

vivado中block design遇到的error总结

m0_52347246的博客

01-20

6274

[BD 41-1356] Address block is not mapped into . Please use Address Editor to either map or exclude it. [[BD 41-238] Port/Pin property POLARITY does not match between /adwave_0/rst_

黑金zynq教程

08-06

黑金zynq入门教程，ALINX黑金Zynq7000开収平台配套教程第二部

vivado 报错信息记录

最新发布

sl_168的专栏

03-05

396

缺少了 C_S00_AXI_BASEADDR 和 C_S00_AXI_HIGHADDR两个参数，导致无法生成驱动。这是编译bitstream时报错，解决办法：返回到open implemented design ,打开io port 注意检查 FIXED是否打钩了，因为我后来又增加了一些io，发现 FIXED没有打钩，打上就好了。更新ip后，需要在diagram页，右键点击bd文件，点击generate output product，产生输出文件。以上估计也是新手容易犯的问题，有类似问题同学可以参考下哈。

【Vivado】Xilinx UG994 Addressing for Block Designs

记录学习历程

08-15

3707

处理器等主设备需要访问外围设备和内存等从设备。主设备通过 AXI 等接口读取和写入特定地址来访问从机。IP 集成器可以创建地址分配，从从机可以在指定的地址范围被主机访问。这些地址分配用于配置主机和互连 IP，例如 SmartConnect，以便它们根据地址进行访问。......

MIG使用中需要注意的细节

Huskar_Liu的博客

08-24

1555

1）save pin out 如果将其他工程中的管脚保存时，注意后缀名必须是.ucf。如果后缀是.xdc.ucf，则系统无法识别其中的信息，无法导入管脚关系。

VIVADO报错：连线问题

weixin_50988214的博客

06-02

4001

1、[BD 41-237] Bus Interface property TDATA_NUM_BYTES does not match between /hls_CvtColor_0/INPUT_STREAM(4) and /v_vid_in_axi4s_0/video_out(8) 查阅为连线不匹配，从64位连接到32位，更改相关ip核的 2、更改完stream位数之后，此错误解决，剩余FREQ_HZ和CLK_DOMAIN问题两组进入block interface properti..

Vivado HLS报错：dynamic memory allocation/deallocation is not supported: variable ’ * ‘

段昊东的博客

05-15

959

项目场景：用Vivado HLS工具将卷积层C代码综合为RTL电路问题描述：用Vivado HLS工具将卷积层C代码进行综合时报错：dynamic memory allocation/deallocation is not supported: variable ** 报错位置：原因分析：这样定义数组属于动态内存方式，在实际运行程序之前，HLS工具并不知道该给该数组分配多少BRAM的存储空间；可以参考Xilinx社区中的解释：解决方案：用实际数值代替数组的参数，这样就

VIVADO报错解决： logical ports have no user assigned specific location constraint (LOC)

工作赚钱去旅行

10-13

1万+

今天第一次使用Xilinx的开发软件VIVADO 2015.2进行BASYS 3的开发，然后经历Synthesis , Implementation 之后的第三步骤Program and Debug中，在Generate Bitstream这个环节出现了错误，查看一下Log，发现了如下错误。 [Drc 23-20] Rule violation (NSTD-1) Unspecifi

QPSK-VivadoHLS:使用 Vivado HLS 实现的 QPSK 系统

06-06

在"QPSK-VivadoHLS"项目中，使用C++编程语言和Vivado HLS工具来实现QPSK调制器和解调器的硬件加速。这涉及到以下关键步骤： 1. **符号生成**：首先，根据输入的数据流生成QPSK符号。每个输入比特对被映射到四个相位...

软件使用错误（警告）记录（持续更新）

上帝的骰子

05-07

5373

软件使用错误（警告）记录一、Vivado二、ModelSim三、WSL 本博客用以记录在软件使用过程中所遇到的错误和关键性的警告，以及这些警告和错误的解决方法，方便日后查看以及能为其他遇到同样问题的人提供一个可能的解决方法。需要注意的是，此处记录的方法是根据本人遇到的问题记录的，所以在解决自己遇到的问题的时候需根据实际情况修改，解决方式一不一定正确。本文会持续更新，欢迎遇到同样问题的朋友一起交流或是提供解决办法。注：时间长了可能内容有点多，可以在此界面使用快捷键 Ctrl+F搜索关键词。一、Viv

XILINX IDE开发错误类型总结(持续更新...)

weixin_44600457的博客

04-08

3555

1. 首次在ubuntu18.04.4运行HLS报错，错误类型：stidio等头文件找不到原因：没有安装gcc等代码库，安装即可 sudo apt-get install gcc sudo apt-get install gcc-multilib

RFSOC（记录二）手册相关

大侠在线摸鱼

09-15

4585

ug1271 记录需要全看看目录时钟主要由时钟芯片产生ug，zcu111的提供gui控制， scui说明是xtp517 板设置说明是xtp518 zcu111系统控制需要，1串口驱动 2scui主机应用 3使用microUSB连接串口 4重启开发板 5启动scui scui gui展示在page82 管脚约束 mio分配板配置（条线开关）通过qspi配置rfsoc 板上所有器件管脚接口 FMCP连接 Vivado Design Suite User Guide: Using Constrai.

Vivado内存冲突报错

long258258的博客

03-10

7101

报如下错误： [BD 41-703] Peripheral &lt;/processing_system7_0/S_AXI_HP1/HP1_DDR_LOWOCM&gt; is mapped into master segment &lt;/axi_dma_1/Data_MM2S/SEG_processing_system7_0_HP1_DDR_LOWOCM&gt;, but there is no...

[BD 41-1629] ＜/zynq_ultra_ps_e_0/SAXIGP3/HP1_QSPI＞ is excluded from all addressable master spaces.

oldmoney

09-30

1207

[BD 41-1629] </zynq_ultra_ps_e_0/SAXIGP3/HP1_QSPI> is excluded from all addressable master spaces. xilinx This is not an error; it’s just a (critical) warning. You’re being warned that your master(s) in the PL will not be able to access the OCM.

DDR3详解（以Micron MT41J128M8 1Gb DDR3 SDRAM为例）

热门推荐

嵌入空间

01-16

2万+

首先，我们先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述运用DDR3的简化时序图。 DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格

Zynq学习笔记之zynq_AXI4_Lite总线详解

Archar_Saber的博客

02-25

4240

1，AXI总线与AXI接口以及AXI协议总线，接口和协议，总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由数据线，地址线，控制线等组成。接口是一种连接标准，有常常被称之为物理接口。协议就是传输数据的规则。 1.1 AXI总线概述在ZYNQ中支持三种AXI总线，拥有三种AXI接口，当然用的都是AXI协议。其中三种AXI总线分别为： AXI4：(For high-perfor...

vivado报错：there is no netlist available 怎么解决

06-01

"there is no netlist available" 这个错误可能是由于 Vivado 工程中的一些问题导致的。下面是可能的原因和解决方法： 1. 项目没有生成 netlist，可以尝试重新生成 netlist。在 Vivado 中依次选择 "Generate Output Products" -> "Generate Bitstream"，这样就可以重新生成 netlist 了。 2. 修改了 RTL 源代码但没有重新生成 netlist。可以尝试重新生成 netlist。在 Vivado 中依次选择 "Generate Output Products" -> "Generate Bitstream"，这样就可以重新生成 netlist 了。 3. Vivado 版本问题，可能是 Vivado 的版本不兼容造成的。可以尝试升级或降级 Vivado 版本，看看是否可以解决问题。如果以上方法都不能解决问题，可以尝试重新创建工程，然后将原有的源文件和约束文件添加到新的工程中，重新生成 netlist。