versal pcie/gty quad location debug

qdma的pcie 不能都放在同样的位置

pcie 和gty quad的对应关系

在nvme工程中， 把pcie错误的都放在x1y0； 工具包critical warning，工具自动把其中一个位置改成了x1y2

CRITICAL WARNING: [Vivado 12-2285] Cannot set LOC property of instance ‘design_1_i/qdma_1_support/pcie/inst/serial_pcie_top.pcie_4_0_pipe_inst/pcie_4_0_e5_inst’… design_1_i/qdma_1_support/pcie/inst/serial_pcie_top.pcie_4_0_pipe_inst/pcie_4_0_e5_inst Instance design_1_i/qdma_1_support/pcie/inst/serial_pcie_top.pcie_4_0_pipe_inst/pcie_4_0_e5_inst can not be placed in PCIE40 of site PCIE40_X1Y0 because the bel is occupied by design_1_i/qdma_2_support/pcie/inst/serial_pcie_top.pcie_4_0_pipe_inst/pcie_4_0_e5_inst. This could be caused by bel constraint conflict [/home/exxxx/nvme/proj_git313/nvme_ssd/work/src/bd/design_1/ip/design_1_pcie_0/source/ip_pcie_versal_X1Y0.xdc:103]

查看pcie在route design中的实际位置

选中PCIE->inst->serial_pcie_top.pcie_4_0_pipe_inst->leaf cells->pcie_4_0_e5_inst(PCIE40E5)，选中pcie_4_0_e5_inst后右侧会高亮变成白色

在aie+nvme工程中， 直接约束成下边， gty quad的约束不生效；

手动将pcie_mgt_1 的其中一个pin的位置改了，其他相关的位置都会变化；不是直接改bank；然后保存工程， 重新跑 impl & write-bitstream；

或者直接添加pin的约束

使用qdma的example design 来进行验证