vivado生成mig_Vivado下MIG核仿真指导手册 -

4) sim/sim_tb_top.v: 在实例化ddr3_model模块部分，增加了实例化参数的赋值，参照“仿

真文件改动”目录下的sim_tb_top_modified_part.v的内容作对应的修改即可。

说明：example_top.v和sim_tb_top.v中，涉及到MIG核的所有配置参数，因此在源文件中

修改对应的部分；ddr3_model.v以及ddr3_model_parameters.vh可直接覆盖原来的文件。

图1 MIG核目录(左)和example_design目录(右)

3.ddr3_model.v初始化

3.1 数据组织方式

1) 单个ddr3_model.v的情况

MIG核的数据访存位宽不超过64bits时，只会实例化一个ddr3_model模块，从初始化数据文件中读取数据完成初始化，ddr3中的数据组织方式与初始化数据文件中的内容是一致的； 2) 多个ddr3_model.v的情况

MIG核的数据访存位宽超过64bits时，会实例化多个ddr3_model模块。如访存位宽为512bits时，会实例化8个ddr3_model模块。需要注意的是，ddr3中的访存数据并不是多个初始化数据文件的简单拼接。一个简单的例子如下：(从0到31)

ddr3访存数据：0x0000000100020003000400050006000700080009000a…001c001d001e001f 初始化文件应为： 文件名 Mem7 Mem6 Mem5 Mem4 Mem3 Mem2 Mem1 Mem0 说明：初始化数据可以参照memory_init_example.m程序。在该示例中，初始化地址采用了25位二进制，位宽取决于ddr3_model.v中M