iserdese2接口详解_Xilinx 7系列FPGA之SelectIO(3)——高级IO逻辑资源简介

上一篇咱们介绍了IO逻辑资源，本篇咱们来聊一聊高级的IO逻辑资源，即ISERDESE2模块和OSERDESE2模块。

所谓ISERDESE2模块，即Input serial-to-parallel converters。该模块的作用就是实现高速源同步输入数据的串并转换。

所谓OSERDESE2模块，即output parallel-to-serial converters。该模块的作用就是实现高速源同步输出数据的并串转换。

先说ISERDESE2。该模块接收外部输入FPGA的高速源同步串行信号，在FPGA内部将其转换为用户需要的并行数据信号。如图1所示为ISERDESE2的功能框图，咱们可以将按照功能分成5个部分：

图1：ISERDESE2的功能框图

1， 外部串行数据输入端

该部分接收外部输入的高速源同步数据，数据可以为SDR或者DDR。在SDR模式时，数据转换的位宽可以为2、3、4、5、6、7、8bit。在DDR模式时，数据转换位宽为4、6、8bit，当然如果是2个ISERDESE2级联使用，DDR模式可以支持10、14bit。

2， 时钟接口

该部分提供ISERDESE2工作的高速源同步串行时钟、并行数据获取时钟以及控制时钟。如图2所示为源同步时钟接入ISERDESE2的用法。

图2：时钟接法

3， 并行数据输出端

该接口就不用多说了，就是最终咱们需要的并行数据。SDR模式下为2、3、4、5、6、7、8bit，DDR模式下为4、6、8、10、14bit。

4， 级