UVM 仿真打印信息控制

UVM 仿真打印信息控制

-uvm_set_verbosity

本文只介绍如何在simv sim_opts中使用uvm_set_verbosity。

详见uvm源码: uvm/base/uvm_component.svh

格式:

simv +uvm_set_verbosity=<comp>,<id>,<verbosity>,<phase>,<offset>
argscomment
comp要设置的打印信息在uvm tree中的路径,支持通配符
id自定义的归类ID,如connect_phase; _ALL_指所有ID
verbosity要设置打印信息的严重程度,如UVM_LOW,所有冗余度低于UVM_LOW的均会被打印(UVM_NONE & UVM_LOW);如果不希望被打印,可以设置为UVM_NONE
phase可配置为build, time,或不填
offset对于time,是开始的时刻,build待了解

使用举例:

+uvm_set_verbosity=uvm_test_top.env.amba_env*,UVM_NONE,time,0
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

MangoPapa

请作者喝瓶可乐吧

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值