UVM 仿真打印信息控制
-uvm_set_verbosity
本文只介绍如何在simv sim_opts中使用uvm_set_verbosity。
详见uvm源码: uvm/base/uvm_component.svh
格式:
simv +uvm_set_verbosity=<comp>,<id>,<verbosity>,<phase>,<offset>
args | comment |
---|---|
comp | 要设置的打印信息在uvm tree中的路径,支持通配符 |
id | 自定义的归类ID,如connect_phase; _ALL_指所有ID |
verbosity | 要设置打印信息的严重程度,如UVM_LOW,所有冗余度低于UVM_LOW的均会被打印(UVM_NONE & UVM_LOW);如果不希望被打印,可以设置为UVM_NONE |
phase | 可配置为build, time,或不填 |
offset | 对于time,是开始的时刻,build待了解 |
使用举例:
+uvm_set_verbosity=uvm_test_top.env.amba_env*,UVM_NONE,time,0