相较于传统PI控制,二阶LADRC技术在动态性能和抗扰动能力上都更为优越,因此本文提出一种基于二阶自抗扰技术的LADRC-PLL结构,用LADRC
模块代替传统PLL中的PI环节,并在此基础上进行改进,以提高其在电网电压跌落时的输出稳定性。LADRC 结构包括状态观测器、扰动补偿和线性 状 态 误 差 反 馈 律 LSEF(linear state error feed⁃back),其基本结构如图2所示。其中,v为PLL的参
考输入;y 为系统输出,即 θ;u 为系统控制量;z1 、z2 、z3 分别为系统输出 x1 、系统输出的微分项 x2 和总扰动 x3 的估计值;b0 为系统增益。
式中:ω0 、ωc 分别为状态观测器和控制器的带宽;ζ 为系统的阻尼比。图 3 为用 LADRC 代替 PI 环节后的PLL结构,其中,uq 为PLL的q轴分量参考值;
θ 为输出角度的参考值;y′为 q 轴分量的实际值;Um 为网侧电压最大值。
图4为两种PLL动态性能比较,当t = 0.2 s时在输入中加入了1个单位阶跃扰动。表1为两种PLL的性能参数比较,可以看到 LADRC-PLL 在动态性能上更优