信号完整性之眼图(eye)理解(二)

上一篇文章简单说了一下对眼图的理解,下面继续整理关于眼图的那些事。这个是上一篇文章的链接: 信号完整性之眼图(eye)理解(一).
在这里插入图片描述

1.眼形窗定义

可以改变眼形窗起始和眼形窗终止的百分数:眼形窗起始控制设置眼图测量的水平起始点,眼形窗终止控制设置眼图测量的水平终止点。这些控制会影响眼图高度、眼宽宽度和品质因数测量。默认的眼图窗起始值是40%,终止值是60%。
在这里插入图片描述

2.交叉点百分数的定义

眼图是高速信号依据时间对累加1及0振幅的相对关系。由两个位所组成的眼图信号,其中中间的一个位是眼晴张开得以让信号顺利通过的关键。交叉点百分数是眼图上升沿与下降沿的交叉点与Vtop和Vbase的差的比值。由于眼图交叉百分比,是测量交叉点振幅与信号1及0位准之关系,因此不同交叉比例关系可传递不同信号位准。举例来说,一般标准的信号其交叉百分比为50%,即代表信号1及0各占一半的位准。这个概念可能不是很好理解,所以在网上找了一张图片很好的表达了这个定义,大家可以看一下:
在这里插入图片描述
在这里插入图片描述

3.占空比失真的定义

占空比失真为在中间域值处的眼图的下降沿和上升沿之间的时间量度。占空比有两种表现形式:时间和百分数,1)计算在中间阈值处的下降沿中点和上升沿中点的实际时间差,2)以百分数格式表示时,以占整个位宽的百分数来计算时间差。
在这里插入图片描述

4.眼高和眼宽的定义

眼图高度即眼高,是测量眼图的垂直开口的高度。眼图宽度即眼宽,是测量眼图的水平开口的大小。
在这里插入图片描述

5.眼图抖动的定义

眼图抖动测量交叉点的时间位置的变化。抖动,描述了信号的水平波动,即信号的某特定时刻相对于其理想时间位置上的短期偏离。
在这里插入图片描述
抖动质量是高速信号最常验证的项目,也是重要的测量参数之一,可有效验证相对理想时间下的飘移情形。在计算抖动时,常以眼图交叉点上升及下降边缘的信号对时间统计之分析方式作测量依据。如图下图所示,在所选取的区块中进行抖动点对点(Jitter p-p)及抖动均方根值(Jitter RMS)之验证;其中Jitter p-p是以所取选取区块之统计宽度作为计算,而Jitter RMS是以平均分布标准差1奈秒作计算;而对应的真实抖动眼图如右方所示。
在这里插入图片描述

6.眼图品质因数的定义

眼图的品质因数,它等于垂直眼图张开度与高电压电平和低电压电平处的噪声和之比。
品质因数=(Vtop-Vbase)/(vtop-vbase)
Vtop:为垂直直方图波顶峰值的平均电压,Vbase:为垂直直方图波低峰值的平均电压
vtop:为垂直直方图波顶峰值的标准偏差,vbase:为垂直直方图波低峰值的标准偏差
在这里插入图片描述

7.眼图中上升时间和下降时间的定义

一般测量上升及下降时间,是以眼图占20~80%的部分为主,其中上升时间如下图,分别以左侧交叉点左侧(20%)至右侧(80%)两块水平区间作此传递讯息上升斜率时间之换算。计算公式如下: 上升时间=平均(80%时间位准)-平均(20%时间位准) 。
在这里插入图片描述

8.眼图中误码率的定义

误码率(SER:symbol error rate)是衡量数据在规定时间内数据传输精确性的指标,误码率=传输中的误码/所传输的总码数*100% [1] 。如果有误码就有误码率。 另外,也有将误码率定义为用来衡量误码出现的频率。进行特定条件下的误码率研究,对增强无线通信系统性能,改善数据传输质量意义重大。
码率是最常用的数据通信传输质量指标。它表示数字系统传输质量的式是“在多少位数据中出现一位差错”。举例来说,如果在一万位数据中出现一位差错,即误码率为万分之一,即10E-4 [3] 。误码率=错误码元数/传输总码元数。计算公式为:
误比特率=错误比特数/传输总比特数。
在这里插入图片描述

9.眼图测试结果

在这里插入图片描述
以上是本人对于信号完整性设计的简单整理总结,其中有些遗漏,会及时更新。
如有错误,希望各位大神留言指正,顺便点个赞👍关注,感谢!!!

下面链接是之前几篇文章总结的信号和电源问题,大家可以浏览一下:
链接: link.链接: link.链接: link.

  • 16
    点赞
  • 88
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 5
    评论
### 回答1: DDR4信号完整性测试是在DDR4内存系统中进行的一项重要测试,该测试主要是为了确保在信号传输过程中,信号的完整性能够得到保证。 在DDR4内存系统中,信号传输的完整性对于正确读取和写入数据是至关重要的。因为DDR4内存的频率已经达到了更高的水平,信号的传输速也更快,因此更容易受到噪声、干扰等因素的影响。如果信号的完整性出现问题,可能会导致数据读取或写入错误,甚至导致系统崩溃。 DDR4信号完整性测试通常包括以下几个方面:信号的时序、幅和电压等。时序测试主要是测试信号的传输时间,以确保各个信号满足时序要求;幅测试是为了确保信号的幅处于合适的范围内,以避免干扰和误判;电压测试是为了确保信号的电压稳定,以避免电压波动引起的问题。 在DDR4信号完整性测试中,可以使用一些专业的测试设备和仪器,如信号发生器、示波器、逻辑分析仪等。通过对DDR4信号进行模拟、测量和分析,可以判断信号的完整性是否达到了要求。 总之,DDR4信号完整性测试是确保DDR4内存系统中信号传输正常和可靠的一项重要测试,它能够帮助我们排除潜在的问题,提高系统的稳定性和性能。 ### 回答2: DDR4信号完整性测试是对DDR4内存模块进行的一种测试方法,旨在验证模块在高速数据传输时是否能够保持信号完整性。 DDR4内存模块作为计算机系统中重要的存储器件,其传输速已经达到了更快的水平。然而,随着频率的提高,信号完整性的问题也日益凸显。信号完整性指的是在信号传输过程中,信号能够保持原本的形状、振幅和时序,并且不受其他因素的干扰。 DDR4信号完整性测试主要包括两个方面的内容:信号电气特性测试和时序完整性测试。信号电气特性测试主要检验了模块的电压、噪声和功耗等电气参数是否符合DDR4规范要求。时序完整性测试则验证模块能否按照预定的时序要求进行数据传输,包括时钟与数据的同步关系、预充电动作等。 为了进行DDR4信号完整性测试,需要使用专业的测试设备和仪器,如信号发生器、示波器以及特殊的测试夹具。通过模拟实际的高速数据传输环境,采集和分析信号波形、时序和电气特性等相关数据。测试结果会与DDR4规范进行对比,确保模块的性能和质量。 DDR4信号完整性测试对于保障系统的稳定性和正常运行至关重要。只有通过测试和验证,可确保DDR4内存模块在高速数据传输时不会出现信号失真、干扰等问题,从而保证系统的数据可靠性和性能。该测试也是DDR4内存模块生产和质量控制过程中的重要一环,有助于提高模块的可靠性和稳定性。 ### 回答3: DDR4信号完整性测试是对DDR4内存接口进行测试和评估的一种方法。DDR4是一种高性能的内存技术,具有更高的数据传输速率和更低的功耗。信号完整性测试的目的是确保在高速和高密DDR4接口中的数据传输稳定可靠。 在DDR4信号完整性测试中,通常会涉及以下几个方面的考虑: 1. 接口布线:良好的接口布线可以最大程地减小信号失真,确保数据传输的稳定性。通过合理设计PCB布线和严格控制线宽、间距和层间间距等参数,可以减少信号跳变时间、串扰和相互耦合等问题。 2. 信号电平:DDR4内存接口的信号电平应符合规范要求,确保信号的幅和偏置在合理范围内。通过合适的终端电阻匹配和电源供电控制,可以稳定信号的电平。 3. 时序校正:DDR4内存模块的时序要求非常严格,需要进行时序校正以确保数据的同步和稳定。通过时钟校准、数据眼图分析和延时补偿等手段,可以纠正时序偏移和减小时序抖动。 4. 噪声和干扰抑制:在高速DDR4接口中,噪声和干扰会对信号完整性造成影响。需要通过电源滤波和屏蔽措施等手段,减小噪声和干扰对信号的影响。 综上所述,DDR4信号完整性测试是为了确保DDR4接口数据传输的稳定性和可靠性。通过合理设计布线、控制信号电平、校正时序和抑制噪声和干扰等手段,可以有效提高DDR4内存模块的性能和稳定性。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 5
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

刘小同学

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值