浅谈—IBIS入门理解

1.IBIS简介

IBIS(Input/Output Buffer Information Specification)：输入输出缓冲器，是一个行为级模型，描述的是电压与电流、电压与时间的关系，也是一种基于V/I曲线的对于输入输出端口快速准确建模的方法，是反映芯片驱动和接受电气特性的一种国际标准。
IBIS 本身只是一种文件格式，它说明在一标准的IBIS 文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用IBIS 模型的仿真工具来读取。

2.IBIS模型结构

IBIS的模型结构分为输入和输出，如下图：
输出结构：包含一个PMOS、一个NMOS、两个ESD保护二极管、芯片的电容和封装寄生参数
C_PKG\R_PKG\L_PKG是整个芯片的等效电容、电阻、电感特性
C_Comp为硅片上脚的压焊盘电容 (结电容)。

输入结构：包含两个ESD保护二极管、芯片的电容和封装寄生参数
C_PKG\R_PKG\L_PKG是整个芯片的等效电容、电阻、电感特性
C_Comp为硅片上脚的压焊盘电容 (结电容)。

3.IBIS文件结构

1.头文件

这部分包含了IBIS的版本、文件名、版权等信息，如下图：是下载于ST官网的STM的IBIS模型的头文件：

2.器件描述

包含器件模型名称、器件名称、厂商、封装和引脚等信息，如下图：

3.模型描述

这部门定义了模型对应的缓冲器类型、Pulldown、Pullup、 Power_Clamp、Gnd_Clamp的IlV数据表；Ramp数据；描述波形上升／下降沿的VIT数据表等，如下图：

4.IBIS在信号完整性中的应用

IBIS在信号完整性仿真中有不可或缺的作用，它可以作为一个源端和接收端。它可以被大数的EDA软件识别，并且在有些仿真的软件中没有IBIS模型，是不能进行时域仿真的。在IBIS模型的基础之上，我们可以分析传输线上的信号完整性问题，包括源端到负载端的阻抗、串扰、反射、时延等时域问题。
IBIS模型会把每个I/O或pin分为几种状态(输入、输出、浮空)，把这几种状态配置成几种模型，通过调用I/O或pin的几种模型来模拟输入输出。

5.IBIS中术语解释

R_pkg、L_pkg、C_pkg：封装参数
C_comp 为硅片上脚的压焊盘电容 (结电容)
C_pin , R_pin , L_pin : 引脚的RLC参数
signal_name：信号名称
model_name：模型名称
Model_type I/O：模型类型为输入和输出
Polarity Non-Invertin：极性 没有极性
Enable Active_low：使能为低电平有效
Vinl：低电平
Vinh：高电平
Vmeas：端接电压
Cref\Vref\Rref：cell寄生参数
Pullup Reference：上拉
Pulldown Reference：下拉
POWER Clamp Reference：电源钳位
GND Clamp Reference：GND钳位
threshold：阈值
扫描电压范围对于GND钳位是-VDD至VDD
扫面电压范围对于电源钳位是VDD至2VDD
扫描电压范围与数据钳位是-VDD至2VDD
斜坡频率就是电压和电流的关系
电压和电流-伏安特性曲线
电压和时间的关系代表I/O变化的速度
钳位：钳位是指将某点的电位限制在规定电位的措施，是一种过压保护技术。产生这个措施的那些电路叫做钳位电路（clamping circuit）。钳位电路的作用是将周期性变化的波形的顶部或底部保持在某一确定的直流电平上。从而提高整个电路的工作稳定性。在钳位电路中存在钳位二极管（clamping diode），钳位二极管，产生钳位电压（Clamping voltage）
Power_Clamp 为低端ESD结构的V/I 曲线
GND_Clamp 为低端ESD结构的V/I 曲线
Pullup, Pulldown 为高电平和低电平状态的V/I曲线。
Ramp 为上升沿和下降沿的摆率（dv/dt）。指的是输出电压从20%–80%的电压输出幅度所用的时间。为了更加准确地描述上升沿和下降沿的过程，有上升沿和下降沿的V/T 曲线。
dV/dT_r, dV/dT_f：输出上升沿和下降沿的摆率。
即：从20%_{80%，或从80%}20% 电压输出幅度所需的时间。
以上是关于本人整理的关于IBIS模型的理解，因为在最近的仿真中需要用的，所以百度加上自己的理解输出了以上的东西！
如有错误，希望各位大神留言指正，顺便点个赞👍关注，感谢！！！