电源完整性之Cadence Sigrity Power SI_谐振分析仿真

之前和大家分享过电源完整性之仿真设计原理链接: [link](https://blog.csdn.net/weixin_41808082/article/details/117065140?spm=1001.2014.3001.5501).今天接着上一篇文章总结一下电源AC阻抗的的仿真操作流程及一些simulation中的设置参数，用到的时候Cadence Sigrity 中的Power SI组件，下面开始享受仿真的快乐吧：
随着电子技术的不断发展，更多功能的模拟和数字电路被制作或集成到单个芯片中。当大量高速开关器件同时快速切换状态时，就会产生电源噪声，干扰周围的高速信号，可引发芯片的误动作，造成不利影响。

1.新建工程，选择Workspace 新建工程，选择license，选择Power SI：

2.加载文件，load an exiting layout转化好的spd文件，如下图：

3.层叠设置，包括设置每层对应的厚度、材料(Dk\Df)、填充介质等，如下图：

4.选择仿真网络，使能仿真的电源网络和对应的地网络，如下图：

5.选择谐振平面，如下图：

6.设置仿真频率，，保存设置好的文件，开始仿真，如下图：

7.仿真结果查看，如下图：

以上是本人对于信号完整性设计的简单整理总结，其中有些遗漏，会及时更新。
如有错误，希望各位大神留言指正，顺便点个赞👍关注，感谢！！！
下面链接是之前几篇文章总结的信号和电源问题，大家可以浏览一下：
链接: link.链接: link.链接: link.