PCIe 3.0软核控制器,具备AXI接口和DMA功能

PCIe-AXI-Controller

PCIe-AXI-Controller兼容PCI Express Base Specification Revision 3.1,实现PCIe PHY Layer,Data Link Layer以及Transaction Layer的所有功能特性,不仅内置DMA控制器,而且具备AXI4用户接口,提供一个高性能,易于使用,可定制化的PCIe-AXI互连解决方案,同时适用于ASIC和FPGA。

Email:neteasy163z@163.com

PCIe接口

  1. PHY Interface for PCI Express(PIPE):PIPE 4.4和PIPE 5.1
  2. 可与PIPE兼容的PHY集成

AXI接口:

  1. 1个AXI4-Lite Master接口:访问外部寄存器
  2. 1个AXI4-Lite Slave接口:访问内部Bridge配置寄存器
  3. 1个AXI4-MM Master描述符接口:访问AXI域的SGDMA描述符
  4. 4个AXI4-MM Master接口:访问AXI4 Slave设备,比如内存;C2H和H2C传输
  5. 4个AXI4-MM Slave接口:被AXI4 Master设备访问
  6. 4个AXI4-Stream Master接口:访问AXI4 Stream Slave设备,比如FIFO;H2C传输
  7. 4个AXI4-Stream Slave接口:被AXI4 Stream Master设备访问,C2H传输

PCIe特性:

  1. 支持PCIe Gen1(2.5GT/s),PCIe Gen2(5.0GT/s)和PCIe Gen3(8.0GT/s)
  2. 支持PCIe x16,x8,x4,x2和x1
  3. 支持Endpoint和Rootport模式
  4. 支持最大4KB payload size
  5. 1个Virtual Channel,最多32个Physical Functions
  6. 可配置的接收和发送缓冲区大小
  7. 支持SR-IOV功能,VF可达512个
  8. 支持32个MSI和INT消息
  9. 支持MSI-X
  10. 支持ASPM:L0s和L1

DMA特性:

  1. 8个独立的DMA引擎
  2. 支持CDMA和SGDMA
  3. 最大128个outstanding write和read request
  4. 可配置的DMA Source、Destination和Descriptor Type
  5. DMA长度无限制

可交付资料:

  1. 详细的用户手册
  2. Design File:Post-synthesis EDIF netlist or RTL Source
  3. Timing and layout constraints,Test or Design Example Project
  4. 技术支持:邮件,电话,现场,培训服务

联系方式:

Email:neteasy163z@163.com

PCIe-AXI-Controller结构框图

  • 9
    点赞
  • 12
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值