【chat】Verilog的命名规范（项目文件、模块、端口等）

【声明：本文由New Bing生成，使用时请注意辩证】

Verilog的命名规范是一些通用的编程习惯，它可以帮助程序员编写出更规范和更优雅的代码。Verilog的命名规范有以下几点¹²³⁴：

- 每个Verilog文件只能定义一个模块，文件名和模块名必须完全一致。

- 模块名应该使用小写字母，单词之间用下划线分隔，例如reset_sync_gen。

- 输入和输出端口应该使用大写字母，单词之间用下划线分隔，例如DATA_IN。

- 寄存器和线应该使用小写字母，单词之间用下划线分隔，例如data_send。

- 参数和常数应该使用大写字母，单词之间用下划线分隔，例如REG_NUM。

- 状态名应该使用大写字母，单词之间用下划线分隔，例如IDLE_STATE。

- 如果使用转义标识符（以反斜杠开头的名字），则必须在名字的末尾加上一个空格，例如\\add_34/carry [6] 。

当然，这些规范并不是强制的，不同的程序员可能有不同的风格和习惯。但是，遵循一些基本的规范可以使代码更容易被理解和维护，也可以提高代码的质量和效率。

---

参考源: 

(1) Verilog basic coding/naming conventions | Forum for Electronics. https://www.edaboard.com/threads/verilog-basic-coding-naming-conventions.372673/.

(2) Verilog naming convention of \\add_34/U1_1_6 - Stack Overflow. https://stackoverflow.com/questions/57029519/verilog-naming-convention-of-add-34-u1-1-6.

(3) CS 552 Spring 2012 - University of Wisconsin–Madison. https://pages.cs.wisc.edu/~david/courses/cs552/S12/includes/naming-conventions.html.

(4) Module Definition in Verilog – VLSIFacts. https://www.vlsifacts.com/module-definition-in-verilog/.