config_db——UVM

zer0hz

已于 2022-01-21 11:19:30 修改

阅读量1.8k

点赞数

分类专栏： UVM 文章标签： systemverilog

于 2022-01-08 18:11:45 首次发布

本文链接：https://blog.csdn.net/weixin_42705678/article/details/122381750

版权

UVM 专栏收录该内容

13 篇文章 33 订阅 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

本文详细介绍了UVM中的config_db使用，包括set/get函数的参数解析，如何传递interface、配置sequence和变量，以及config_db的特殊用法如多重set/get、省略get和wait_modified()。内容涵盖了UVM路径、配置实例和注意事项，对于理解和使用UVM配置库具有指导意义。

摘要由CSDN通过智能技术生成

文章目录

一、UVM路径

1.1 什么是UVM路径

class base_test extends uvm_test;
  uart_environment uart_env;
  apb_environment apb_env;
  function new(string name = "base_test",uvm_component parent