AHB APB 简单通讯架构 实现

最新推荐文章于 2024-07-21 13:03:24 发布
最新推荐文章于 2024-07-21 13:03:24 发布
阅读量2.5k 收藏 33
点赞数 6
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42767056/article/details/88710242
版权

目录

1.实现目标
2.文件说明
3.工作框图
4.工作说明
5.端口说明
6.测试流程
7.仿真说明
8.仿真结果
波形举例—测试1
Transcript

1. 实现目标

在这里插入图片描述

4个主设备M0~M3访问接口根据轮转仲裁器仲裁出的结果经过APB桥占用APB总线进行访问

APB上挂接4个从设备S0~S3，每个从设备的地址空间如下

S0: 0x0000_0000 ~ 0x0000_00ff;

S1: 0x0000_0100 ~ 0x0000_01ff;

S2: 0x0000_0200 ~ 0x0000_02ff;

S3: 0x0000_0300 ~ 0x0000_03ff;

令从设备地址空间的下边界为其地址的基址

假设每个从设备中有可访问APB寄存器16个，位宽均为32比特，16个寄存器的访问地址计算方式为 基址 +　寄存器编号左移２位（byte 偏移）

主设备接口的数据读写采用请求/应答方式，遵循如下时序规范
在这里插入图片描述

从设备读写遵循APB时序规范
在这里插入图片描述

APB桥的作用是将主设备的访问信号转化成APB总线信号访问从设备

要求：

1.利用verilog代码完成蓝色部分系统搭建

2.搭建testbench进行仿真验证，4个主设备可以同时正确的对任意一个从设备寄存器进行读写

2. 文件说明

在这里插入图片描述

3. 工作框图

在这里插入图片描述

4. 工作说明

ModelSim SE 10.1a

每次配置好要启动的主机、读写、地址、数据，然后启动主机。主机按仲裁结果依次启动，进行读写分机

仲裁模块内采用可变优先级仲裁器，2位状态机作为仲裁核心，每次主机通信完成后，状态机+1。内置主机译码器，用于选择被允许仲裁的主机的地址和数据。

从机读写时，末位地址在0~3内均读取末位以0开始的同一个寄存器的32位，即从机读取时忽略地址后2位。

5. 端口说明

在这里插入图片描述

6. 测试流程

在这里插入图片描述

7. 仿真说明

在仿真前Transcript中命令：do wave.do加载预设波形

输出结果在Transcript中查看

8. 仿真结果

  1. 波形举例—测试1
    在这里插入图片描述

  2. Transcript

do wave.do
run -all 
# Test Init
# Test Start
# 
# 1 TEST Normal (Write) : Master 0          Write 0     (Arbiter now primary-0) 
# TOP_TB.DUT_TOP.TEST_Master0 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master0 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master0 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_0    Write Addr:00000008, Reg: 2, Data:55555555
# 
# 2 TEST Normal (Read ) : Master 1          Read  0     (Arbiter now primary-1) 
# TOP_TB.DUT_TOP.TEST_Master1 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master1 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master1 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_0    Read  Addr:00000008, Reg: 2, Data:55555555
# 
# 3 TEST All    (Write) : Master 2->3->0->1 Write 2301  (Arbiter now primary-2) 
# TOP_TB.DUT_TOP.TEST_Master0 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master1 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master2 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master3 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master2 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master2 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_2    Write Addr:00000210, Reg: 4, Data:2c2c2c2c
# TOP_TB.DUT_TOP.TEST_Master3 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master3 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_3    Write Addr:00000310, Reg: 4, Data:3d3d3d3d
# TOP_TB.DUT_TOP.TEST_Master0 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master0 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_0    Write Addr:00000010, Reg: 4, Data:0a0a0a0a
# TOP_TB.DUT_TOP.TEST_Master1 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master1 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_1    Write Addr:00000110, Reg: 4, Data:1b1b1b1b
# 
# 4 TEST All    (Read ) : Master 2->3->0->1 Read  1032  (Arbiter now primary-2)  
# TOP_TB.DUT_TOP.TEST_Master0 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master1 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master2 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master3 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master2 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master2 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_1    Read  Addr:00000110, Reg: 4, Data:1b1b1b1b
# TOP_TB.DUT_TOP.TEST_Master3 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master3 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_0    Read  Addr:00000010, Reg: 4, Data:0a0a0a0a
# TOP_TB.DUT_TOP.TEST_Master0 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master0 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_3    Read  Addr:00000310, Reg: 4, Data:3d3d3d3d
# TOP_TB.DUT_TOP.TEST_Master1 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master1 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_2    Read  Addr:00000210, Reg: 4, Data:2c2c2c2c
# 
# 5 TEST Normal (Write) : Master 3          Write 1     (Arbiter now primary-1) 
# TOP_TB.DUT_TOP.TEST_Master3 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master3 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master3 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_1    Write Addr:00000120, Reg: 8, Data:11111111
# 
# 6 TEST Normal (Write) : Master 2          Write 2     (Arbiter now primary-2) 
# TOP_TB.DUT_TOP.TEST_Master2 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master2 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master2 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_2    Write Addr:00000220, Reg: 8, Data:22222222
# 
# 7 TEST Normal (Write) : Master 1          Write 3     (Arbiter now primary-3)
# TOP_TB.DUT_TOP.TEST_Master1 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master1 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master1 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_3    Write Addr:00000320, Reg: 8, Data:33333333
# 
# 8 TEST Normal (Read ) : Master 2          Read  1     (Arbiter now primary-1)  
# TOP_TB.DUT_TOP.TEST_Master2 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master2 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master2 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_1    Read  Addr:00000120, Reg: 8, Data:11111111
# 
# 9 TEST Normal (Read ) : Master 1          Read  2     (Arbiter now primary-2) 
# TOP_TB.DUT_TOP.TEST_Master1 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master1 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master1 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_2    Read  Addr:00000220, Reg: 8, Data:22222222
# 
# 10TEST Normal (Read ) : Master 3          Read  3     (Arbiter now primary-3) 
# TOP_TB.DUT_TOP.TEST_Master3 Grant Waiting...
# TOP_TB.DUT_TOP.TEST_Master3 Grant Get!
# TOP_TB.DUT_TOP.TEST_Master3 Grant Kill
# TOP_TB.DUT_TOP.DUT_APB_3    Read  Addr:00000320, Reg: 8, Data:33333333
# 
# Test Stop
soldier520
关注
专栏目录
高级外围总线 5.0（Advanced Peripheral Bus, APB）
Starry__的博客
03-18 2967
目录1. 介绍时序图例1.1. 特性2. 信号描述3. 状态机4. 传输4.1. 写传输4.2. 读传输 主要是对APB总线进行介绍 1. 介绍 APB协议是一种低成本的接口，优化了功耗和接口复杂度。 主要应用在低带宽、低速、低功率的外设，例如UART、I2C，可针对外围设备作功率消耗及复杂接口的最佳化。 可在高级高性能总线（Advanced High-performance Bus, AHB）和低带宽的外围设备之间提供APB桥接器实现主从系统 如下图所示 也可将多个APB外设连接到高级可拓展接口(Ad
【ARM CoreLink 系列 1 -- SoC 架构 总线 互联(interconnect) 介绍】
CodingCos的博客
10-07 768
在摩尔定律的推动下，集成电路工艺取得了高速发展，单位面积上的晶体管数量不断增加。片上系统（System-on-Chip，SoC）具有集成度高、功耗低、成本低等优势，已经成为大规模集成电路系统设计的主流方向，解决了通信、图像、计算、消费电子等领域的众多挑战性的难题。随着片上系统SoC的应用需求越来越丰富，SoC需要集成越来越多的不同应用的IP（Intellectual Property）。另外，片上多核系统MPSoC（MultiProcessor-System-on-Chip）也已经成为必然的发展趋势。
（数字ic验证）从零开始的apb_watchdog验证模块搭建（二、apb直接发送激励与寄存器模型加入）
peop1e的博客
05-07 4366
apb_watchdog验证模块搭建（二、apb直接发送激励与寄存器模型加入）文章目录 文章目录apb_watchdog验证模块搭建（二、apb直接发送激励与寄存器模型加入）文章目录前言一、apb直接访问1.sequence侧代码2.test侧代码3.仿真运行结果二、寄存器模型访问1.引入registermodel2.adapter3.regacc sequence4.运行结果三、集成模式测式总结 前言 承接上文，本文将继续apb watchdog模块的验证工作，在上次搭建的验证骨架下完成apb总线侧的
Verilog实现APB总线接口的PWM模块
01-24
1. 支持APB总线接口 2. 支持PWM单次模式和连续模式可配 3. 支持PWM周期配置立刻生效和延迟生效可配 4. 支持PWM周期可配置 5. 支持PWM宽度可配 6. 支持PWM使能可配 7. 支持16位计数器 8. 支持16位预分频计数器 9. 支持中断
AHB to APB Bridge验证项目
最新发布
qq_43817214的博客
07-21 1309
5.1。
AHB APB 简单通讯架构 代码 TOP_TB
清爽帅气的博客
03-21 923
// TOP module // define BRIDGE ARBITOR DECODER SLAVE `timescale 1us/1us module TOP_TB( ); reg RESETn; reg CLK; // TEST reg TStart; reg [3:0] TENx; reg TWRITEn; reg [1:0] HBYTEN0; reg [1:0]...
【ARM AMBA APB 入门 1 -- APB总线介绍】
CodingCos的博客
06-15 1927
在SOC设计中，APB 一般作为IP的配置接口，包括低速外设如 I2C, UART, I2S等，也包括 DDR, PCIe, Ethernet 等高速IP，可以方便的实现CPU对外设IP的寄存器配置。系统中一般会实现一个AXI2APB或者AHB2APB的桥接器将 APB 口挂载在系统上。
APB到AHB的接口
GGbao_的博客
05-08 352
传输在AHB上的时刻T1发起并且地址在T2被APB桥采样。如果传输是到外设总线那么该地址被广播并且产生合适的外设选择信号。在外设总线上的第一个周期成为SETUP周期，当PENABLE信号被断言后，该周期后跟随着ENABLE周期。在ENABLE周期期间外设必须提供读数据。通常可能会将要读的数据直接发回到AHB，总线主机在ENABLE周期结束时的时钟上升沿采样该数据，在图5.9中为时间T4。在时钟频率很高的系统中可能需要桥在ENABLE周期结束时寄存读数据然后桥在接下来的周期将该数据驱动回AHB总线主机。
为什么SOC需要APB，而不是所有的模块都挂在AHB上？
weixin_41155581的博客
11-29 938
众所周知，AHB的速度比要快，但SOC中大多数外设是挂在APB上，以AHB to APB bridge作为master，而bridge又作为slave接到AHB上，那么为什么不把所有外设都挂在AHB上，以获得最快的访问速度？主要有以下四个原因： 1.片上存储器直接与CPU进行数据交互，需要保证对它们有足够快的访问速度，所以必然挂在AHB上，DMA负责不同存储器或外设之间的数据传输，所以也挂在AHB上，而SOC上的其他大多数外设，它们挂在总线上的目的是CPU可以通过总线读写它们的寄存器，并不会过于频繁，不需要
verilog实现异步基于APB的SPU
07-27
- *3* [Verilog实现---AHB_APB通讯架构](https://blog.csdn.net/qq_42446721/article/details/115348520)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_...
X86/64架构中的总线 和 ARM架构中总线的理解
a746742897的博客
06-07 782
内部总线 /CPU总线/FSB前端总线：类似ARM架构中的AHB总线北桥? 直接和CPU连接，这条总线主要由CPU使用，用来与高速缓存、主存和北桥(或MCH)之间传送信息。 外部总线：类似ARM架构中的APB总线(外围总线)南桥？例如PCI总线、USB总线等 通过北桥与CPU连接(南桥？)，是CPU与内存RAM、ROM和输入/输出设备接口之间进行通讯的通路 内存总线：内存与北桥间的总线称为内存总线 ...
register_interface:通用寄存器接口（包含各种适配器）
04-14
通用寄存器接口 该存储库包含一个简单的寄存器接口定义以及从APB，AXI-Lite和AXI到所述接口的协议适配器。 此外，它允许生成统一的寄存器接口。 读取时间 写时间 注册文件生成器 我们重复使用lowrisc的寄存器文件生成器，以根据hjson描述生成任意配置寄存器。 有关更多用法的详细信息，请参见。 我们使用util/vendor.py来获取源代码并在顶部应用我们的自定义补丁。 ./util/vendor.py vendor/lowrisc_opentitan.vendor.hjson --update 重新供应商。
AHB到APB总线转换的桥
11-23
AHB、APB总线转换桥电路、verilog代码实现
实战篇3：一切皆对象，文件目录体系（节点树）
weixin_53295593的博客
03-30 2283
AOS与阿里名称冲突，现改为OACS；面向对象汇编语言OASM（Object assembly language），又带一点点C风格，改名为OACS、即是带一点C风格的面向对象汇编语言系统（Object assembly language C system）。一切皆对象，相比unix/linux的一切皆文件，会显得范围更广一些；许多内核对象，如内存对象、CPU对象、IPC对象、线程对象、等等，是没有文件i节点的。c语言功能也强大，但个人认为、想用好并不容易；这段时间，看了不少嵌入式操作系统及相关的源代码；给
APB 基本原理
热门推荐
hu491199877的博客
12-06 1万+
APB是AMBA总线体系中的一员，因其具备低功耗、接口和控制简单的特点，广泛被运用于低带宽和不带总线的高性能外设接口，ASIC芯片中寄存器访问。
基于AHB总线的master读写设计（Verilog）
HuaZi_Myth的博客
10-21 6595
一、AHB总线学习 1. AHB总线结构 如图所示，AHB总线系统利用中央多路选择机制实现主机与从机的互联问题。从图中可以看出，AHB总线结构主要可分为三部分：主机、从机、控制部分。控制部分由仲裁器、数据多路选择、地址和数据多路选择及地址译码器组成。主机首先需要向仲裁器提出使用总线的请求hbusreq信号，仲裁器通过仲裁（多主机使用总线的优先级）授权（hgrant）给某一主机...
adapter
weixin_61098515的博客
09-22 431
1.总线适配器 寄存器模型生成时并不随之生成adapter，因为adapter的转换上层是UVM的寄存器标准包，转换下层可能是不同的总线UVC（比如ahb apb 的VIP），所以adapter的开发责任就落到总线UVC上（上层是寄存器模型块，发出的数据位宽等等可能跟标准总线的不一样，所以就要有adapter） 2.寄存器序列将带有目标寄存器的相关信息存储到uvm_reg_item实例中，送往adapter，adapter接收到uvm_reg_item后，从中抽取总线UVC需要的信息，生成总线UVC
APB总线计数器
qq_44550630的博客
03-27 1424
APB总线计数器
AMBA总线规范详解：AHB、ASB与APB架构
该规范针对的是V2.0版本，包含了多个关键部分，如AMBA AHB（Advanced High-performance Bus）、AMBA ASB（Advanced System Bus）和AMBA APB（Advanced Peripheral Bus），旨在帮助硬件和软件工程师实现兼容AMBA标准...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值