vcs_dve+sverilog

1. 启动仿真:
在putty服务器进入含有vcs_go(编写的编译脚本)脚本文件的路径(工程路径)下,运行./vcs_go脚本makefile
运行结束后,输入dve -mode64打开vcs,在GUI点击open database,打开wave.vpd,可任意添加信号查看仿真结果;

2. 退出仿真:
tb中要写$finish;会直接仿真完成后退出,如果使用$stop,就要使用下面的快捷键退出:
ctrl+z 强制退出
ctrl+c 暂停 出现冒号: 输入q 回车 可退出
推荐第二种方法,安全,完成了整个仿真命令

3. 记录波形文件:
initial begin
$vcdpluson (0,tb_axi);
//等同于$vcspluson;表示将全部波形记录下来
end
&vcdpluson(level_number,module_instance,...|net_or_reg)

level_number:

0-record the entire hierarchy to record

1-record the top_level hierarchy to record

n-record through n-levels of hierarchy to record

module_instance:

specifies module to record

net_or_reg

specifies individual net or register to record

4.脚本内容框架

四个步骤:

1.vlogan 添加仿真库和RTL文件列表

2.vcs编译

  • 0
    点赞
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值