High-Speed DRAM Controller Design_part1 传输电路

传输电路

可以用不同的方式和不同的复杂性来设计传输电路。而且，与控制器设计的其他元素一样，随着速度的增加，发射电路设计的复杂性也增加了。传输电路最简单的方法是单相Tx，它使用两个触发器和一个2倍输入时钟。参见图6。2倍输入时钟只允许使用上升边，这使得这种方法与占空比无关。DFF的对称性对driver的tming至关重要。

如果速度是工艺技术的极限，2倍时钟都可能，您可能需要另一种方法。设计发射电路稍微复杂一点的方法是使用2相位的约翰逊计数器，约翰逊计数器基本上是一个移位寄存器，其中最后一级输出的补数被用作第一级的输入。
该方法使用1x时钟的多个相位，其中1x时钟等于CORE_CLK。约翰逊计数器使电路不依赖占空比。偶数和奇数数据分别使用0度和180度1x时钟。0和180时钟也馈电和使能计数器，并使能电路中的触发器。然后，启用触发器和数据触发器的输出被送入MUX进行并行到串行转换。对MUX的数据选择由计数器通过异或门触发。在这种方法中，通过计数器、异或和MUX来保持对称/延迟是至关重要的。虽然图7显示的是2相约翰逊计数器，但如果需要，可以很容易地将其扩展为4相。如果需要这种方法，则需要静态时序分析和SPICE仿真

在发射电路方面讨论的最后一种方法是4相门控时钟Tx，如图8页的图8所示。当DRAM的速度推动控制器的处理能力时，这是一个很好的方法。与约翰逊计数器方法类似，门控时钟Tx不需要2x或4x时钟，但需要1x CORE_CLK的多个相位。对于CLK/DQS信号，该方法使用CORE_CLK的4个相位，包括0、90、180和270。DQ引脚和DM引脚也使用4个相位，但移位了45度以使数据与DQS中心对齐。
4相门控Tx也是占空比变化容忍。输出使能电路类似于Johnson计数器中显示的电路。4个触发器按时钟的不同相位顺序切换数据，使数据在输出缓冲区对齐。使用这种方法，关键是要平衡所有内容，以最小化时钟树中的任何偏移，并避免竞争条件和故障。匹配应该是可管理的，因为就布局而言，所有东西都在同一区域。这种方法需要完整的SPICE模拟，以确保没有故障。