1、基本概念
(1)阻塞赋值基本概念
(2)非阻塞赋值基本概念
2、可综合风格的Verilog模块编程的8个原则,可解决综合后仿真的大部分竞争冒险现象。
(1)时序电路建模时,用非阻塞赋值;
(2)锁存器电路建模时,用非阻塞赋值;
(3)组合逻辑建模时,用阻塞赋值;
(4)在同一个always块中建立时序和组合逻辑电路时用非阻塞赋值;
(5)在同一个always块中不要既有阻塞赋值又有非阻塞赋值;
(6)不要在一个以上的always块中为同一个变量赋值;
(7)用$strobe系统任务来显示用非阻塞赋值的变量值;
(8)在赋值时不要使用 #0 延迟。
3、Verilog的层次化事件队列