vivado中时钟模块的使用——clocking wizard IP核

最新推荐文章于 2024-07-14 18:18:38 发布
最新推荐文章于 2024-07-14 18:18:38 发布
阅读量7.9k 收藏 14
点赞数 2
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43623428/article/details/122376420
版权
本文详细介绍了在ZCU208 FPGA开发中如何使用clockingwizard IP核，重点比较了MMCM和PLL的区别。MMCM支持动态调整，而PLL则不行。由于ZCU208采用差分输入时钟，所以Source选项只能选择Differentialclockcapablepin。该IP核能够实现分频、倍频和混频输出，以满足不同频率需求。
摘要由CSDN通过智能技术生成

clocking wizard IP核使用讲解

在这里插入图片描述
IP核界面如图，我使用的FPGA是ZCU208。
在这里插入图片描述
时钟选项如上图，Primitive选项里面：
1、MMCM：混合模式时钟管理器
2、PLL：锁相环
PLL和MMCM区别 :最大的区别MMCM可以实现动态调整,PLL没有办法实现动态调整
值得注意的点如下：
在这里插入图片描述
在这里是对输入时钟的选择，也就是FPGA开发板上的时钟选择，因为我使用的是ZCU208，这个开发板使用的时钟的差分输入时钟，因此Source选项就只有Differential clock capable pin一种。

在这里插入图片描述
IP核可以实现分频、倍频、混频输出，用来提供各种需要的频率

历久弥坚
关注
  • 2
    点赞
  • 踩
  • 14
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA 学习笔记：IP Clocking Wizard 的基本操作
坚韧与专注
08-28 3466
FPGA 学习笔记：IP Clocking Wizard 的基本操作
fpga-vivado：将10MHz输入时钟以2分频、4分频、8分频、256分频输出
01-18
fpga基础入门：将10MHz输入时钟以2分频、4分频、8分频、256分频输出
基于Vivado clock wizard IP动态时钟配置
最新发布
weixin_43517955的博客
07-14 664
在FPGA PL端或PS端能动态配置时钟输出，时钟频率、相位、占空比可控。
【FPGA】Vivado软件 PLL IP核使用教程
qq_65274042的博客
03-29 6680
PLL (Phase Locked Loop）,锁相环，是一种反馈控制电路。其功能主要是时钟倍频、分频、相位偏移和可编程占空比。
IP CLOCK_WIZ动态重配置代码
08-10
XILINX VIVADO IP核clock_wiz的动态重配置代码，附带仿真。
vivado Clocking_Wizard IP配置
AndyW_的博客
01-03 7665
VIVADO Clocking_Wizard IP配置 打开block design，点击“+”，输入clk即可选择Clocking_Wizard 在clock options页面 Clock Monitor选项是时钟监控，一般情况下不勾选 Primitive中MMCM包含PLL（一般选MMCM） Clocking Features Frequency Synthesis选项是允许输出时钟具有不同频率，就是输入和输出的频率可以不同； Phase Alignment是相位锁定，即输出时钟的相位被锁定到一
Vivado clocking wizard IP核PLL/MCMM配置
jishubee的博客
03-31 3224
对于一个简单的设计来说，FPGA整个系统使用一个时钟或者通过编写代码的方式对时钟进行分频是可以完成的，但是对于稍微复杂一点的系统来说，系统中往往需要使用多个时钟和时钟相位的偏移，且通过编写代码输出的时钟无法实现时钟的倍频，因此学习Xilinx MMCM/PLL IP核的使用方法是我们学习FPGA的一个重要内容。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。时钟管理单元CMT的总体框图如下图所示。
Vivado IP核clocking wrizard使用指南
热门推荐
Kevin
03-26 1万+
Vivado IP核clocking wrizard使用指南 clocking wrizard可用于时钟的分频、倍频，在工程中需要多个时钟时，通常选用IP核由主时钟产生其他时钟。 该IP核中包含CMMC、PLL，两者各有所长。 下面使用CMMC进行讲述。 1、选择IP核clocking wrizard。 2、输入主时钟，如果是单端时钟只需输入一个。 3、输入需要的名称1、时钟2，相...
【vivado】 clock wizard 时钟IP
liuchj的博客
03-12 1833
原因如下：与PLL输出时钟驱动的逻辑单元需要保持复位状态，直到PLL的LOCKED信号输出拉高为时，此刻表明时钟被锁定，PLL处于稳定的状态，因此LOCKED在设计常会用作复位信号。MMCM和PLL是在FPGA设计中不可避免需要使用到的时钟资源，对于其功能及使用方法的理解是正确进行FPGA设计的前提。clk_in 输入时钟，一般为班上晶振引入时钟或者serdes恢复时钟以及其他专用时钟引脚输入时钟；时钟IP会自动在综合实现中生成相应的时钟约束，因此不需要在约束文件中在对相关时钟进行时钟约束。
Clocking Wizard .pdf
07-31
从标题“Clocking Wizard.pdf”中，我们可以得知，本手册是关于Xilinx系列FPGA的IP官方使用手册，针对的是 Clocking Wizard时钟管理IP核。描述中提到手册是关于IP核心的官方使用，强调了时钟管理功能。标签“Xilinx ...
Xilinx 7系列FPGA中clock IP核的使用.pdf
05-28
通过使用Xilinx 7系列FPGA中的Clocking Wizard IP核，设计师可以获得强大的时钟管理能力，无论是对于初学者还是高级用户来说，都能够有效地简化时钟网络的设计过程。该工具不仅提供了直观的界面和详细的步骤指导，还...
Clocking Wizard 6.0(PG065)
09-05
《Clocking Wizard 6.0 (PG065)——深入了解时钟IP核》 时钟IP核在数字系统设计中扮演着至关重要的角色，它为系统中的各个组件提供了精确的时间基准，确保了数据同步和操作的一致性。Xilinx的Clocking Wizard 6.0是...
Clock Wizard IP核的使用
I_am_student的博客
02-02 3956
Clock Wizard IP核的使用 DCM（）实际上就是一个DDL,可以对输入时钟进行相位移动，补偿，产生倍频和时钟分频。 PPL（锁相环） 相当与DCM,除了不能相移时钟，其他都一样。 MMCM （模式时钟管理器），实现时钟的分频，倍频，相当于 ppl+dcm结合体（一般选这个） 时钟管理IP核并不能产生任意频率的时钟信号。 产生的时钟信号与输入之间仅能是M/N的关系，其中M、N必须是整数。 其中 .locked 为1表示，IP核不能正常工作， .locked 为0，表示IP核正常工作。 ...
FPGA原理与结构——时钟IP核的使用与测试
lxa626的专栏
03-13 751
本文介绍xilinx的时钟。
Xilinx Clocking Wizard IP核的动态配置
小仲0630的博客
10-31 1万+
1、概述 在 VIVADO 工具提供了关于时钟的 IP 核，其内部调用了 PLL 或 MMCM 原语，通过设置 IP 核配置界面的参数可以获得想要的频率时钟。本文以此展开，对如何根据输入时钟的改变动态配置输出时钟作出讲解，并举例进行详细阐述。 2、使用场景说明 例，一个频率为 450MHz 的差分时钟进入 FPGA 内部，经过 Clocking Wizard IP 核后，分别输出了 180MHz、50MHz、450MHz、90MHz 四个时钟。在此基础上，该输入时钟会在上位机的控制下变为 6...
FPGA原理与结构（16）——时钟IP核的使用与测试
apple_53311083的博客
09-12 6334
本文介绍xilinx的时钟IP核 Clocking Wizard v6.0的具体使用与测试过程，主要介绍各个界面参数的不同含义和配置方法
FPGA原理与结构（15）——时钟IP核原理学习
apple_53311083的博客
08-30 3741
在本文中我们对于xilinx系列的FPGA所提供的时钟IP核：Clocking Wizard v6.0 IP核进行了简单的介绍，然后对于FPGA中时钟的CMT结构进行了解读，介绍了MMCM和PLL的作用与区别，最后介绍了一些MMCM和PLL的使用示例
Xilinx 7系列 clock IP核的使用（一）
u011565038的博客
04-25 2561
使用clock Wizard可以自动化创建时钟网络的过程，因此强烈推荐使用。Clocking Wizard的主要优势在于其易用性和高效性。对于初学者来说，它提供了一个直观的界面和详细的步骤指导，使得创建和管理时钟网络变得简单而直接。对于高级用户，Wizard则提供了足够的灵活性和自定义选项，以满足复杂设计的需求。
vivado中输入差分时钟使用clocking wizard如何配置
07-14
在Vivado中使用Clocking Wizard配置输入差分时钟可以按照以下步骤进行： 1. 打开Vivado工程并进入Block Design界面。 2. 在Design Sources面板中，右键单击并选择"Add IP"。在弹出的对话框中，搜索并选择"Clocking Wizard" IP。 3. 在"Add IP"对话框的下一步中，选择"Create a new AXI4 peripheral"并点击"Next"。 4. 在接下来的对话框中，您可以选择输入差分时钟的频率、时钟源和其他参数。根据您的需求进行配置，并点击"Next"。 5. 在下一个对话框中，您可以选择是否要生成输出文件（例如时钟约束文件）并设置输出文件的位置。根据需要进行配置，并点击"Next"。 6. 在最后的对话框中，您可以为Clocking Wizard IP设置一个名称，并选择是否将其自动连接到处理系统（PS）的时钟接口。根据需要进行配置，并点击"Finish"。 7. 在Block Diagram中，将Clocking Wizard IP拖动到适当的位置。 8. 连接输入差分时钟信号到Clocking Wizard IP的输入端口。可以使用连线工具连接差分时钟信号到相应的输入引脚。 9. 连接Clocking Wizard IP的输出时钟到其他逻辑模块中。 10. 在设计完成后，运行综合和实现过程以生成比特流文件。 11. 如果需要，您可以在生成的比特流文件中添加时钟约束以确保正确的时序分析和布局布线。 请注意，以上步骤提供了一个大致的框架，实际配置过程可能会因具体的设计需求和情况而有所不同。建议您参考Vivado工具的用户指南和相关文档，以获取更详细的指导和支持。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值