vivado中时钟模块的使用——clocking wizard IP核

最新推荐文章于 2024-08-05 15:40:58 发布
最新推荐文章于 2024-08-05 15:40:58 发布
阅读量7.9k 收藏 14
点赞数 2
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43623428/article/details/122376420
版权
本文详细介绍了在ZCU208 FPGA开发中如何使用clockingwizard IP核，重点比较了MMCM和PLL的区别。MMCM支持动态调整，而PLL则不行。由于ZCU208采用差分输入时钟，所以Source选项只能选择Differentialclockcapablepin。该IP核能够实现分频、倍频和混频输出，以满足不同频率需求。
摘要由CSDN通过智能技术生成

clocking wizard IP核使用讲解

在这里插入图片描述
IP核界面如图，我使用的FPGA是ZCU208。
在这里插入图片描述
时钟选项如上图，Primitive选项里面：
1、MMCM：混合模式时钟管理器
2、PLL：锁相环
PLL和MMCM区别 :最大的区别MMCM可以实现动态调整,PLL没有办法实现动态调整
值得注意的点如下：
在这里插入图片描述
在这里是对输入时钟的选择，也就是FPGA开发板上的时钟选择，因为我使用的是ZCU208，这个开发板使用的时钟的差分输入时钟，因此Source选项就只有Differential clock capable pin一种。

在这里插入图片描述
IP核可以实现分频、倍频、混频输出，用来提供各种需要的频率

历久弥坚
关注
FPGA 学习笔记：IP Clocking Wizard 的基本操作
坚韧与专注
08-28 3494
FPGA 学习笔记：IP Clocking Wizard 的基本操作
通过Clocking Wizard定制和生成一个IP核（MMCM）（Virtex7）（ISE版）
Reborn Lee
08-09 6339
目录   定制过程 准备进入定制页面 第一页 Clocking features 第二页 第三页 Selecting Optional Ports 第四页 第五页 第六页 定制过程 准备进入定制页面 首先通过ISE建立一个工程，然后添加New Source，选择IP核生成选项： 进入IP核选择页面，选择FPGA Features and Design下的Clock...
【FPGA】Vivado软件 PLL IP核使用教程
qq_65274042的博客
03-29 6848
PLL (Phase Locked Loop）,锁相环，是一种反馈控制电路。其功能主要是时钟倍频、分频、相位偏移和可编程占空比。
FPGA知识基础之--clocking wizard ip核的使用以及modelsim与vivado联合仿真
最新发布
2301_76707170的博客
08-05 1665
IP核，全称知识产权核（Intellectual Property core），是在集成电路（IC）设计中可重用的功能模块，其存在形式通常为逻辑单元或芯片设计的可重用模块。这些模块经过预先设计、验证并具备特定的功能，可以被授权给不同的设计者使用，以加速芯片设计过程，提高设计效率，并降低开发成本。IP核是半导体产业中用于ASIC（专用集成电路）或FPGA（现场可编程门阵列）中的预先设计好的电路功能模块。它们可以被视为构建复杂芯片设计的“积木”。
Vivado IP核clocking wrizard使用指南
Kevin
03-26 1万+
Vivado IP核clocking wrizard使用指南 clocking wrizard可用于时钟的分频、倍频，在工程中需要多个时钟时，通常选用IP核由主时钟产生其他时钟。 该IP核中包含CMMC、PLL，两者各有所长。 下面使用CMMC进行讲述。 1、选择IP核clocking wrizard。 2、输入主时钟，如果是单端时钟只需输入一个。 3、输入需要的名称1、时钟2，相...
[Vivado学习] 使用clocking wizard为你的设计添加时钟
热门推荐
笨笨笨鸟的博客
04-11 2万+
1.  选择IP Catalog，搜索clocking wizard，并双击clocking wizard。2. 输入时钟：主时钟Primary clock输入200MHz(根据你的需要修改)，其他默认即可(MMCM)。查询你的开发板的手册，如KC705的手册为ug810.pdf，在里面找到Page 88可以找到可使用的系统时钟为AD11,AD12这个差分时钟。所以主时钟Primary clock...
Vivado clocking wizard IP核PLL/MCMM配置
jishubee的博客
03-31 3257
对于一个简单的设计来说，FPGA整个系统使用一个时钟或者通过编写代码的方式对时钟进行分频是可以完成的，但是对于稍微复杂一点的系统来说，系统中往往需要使用多个时钟和时钟相位的偏移，且通过编写代码输出的时钟无法实现时钟的倍频，因此学习Xilinx MMCM/PLL IP核的使用方法是我们学习FPGA的一个重要内容。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。时钟管理单元CMT的总体框图如下图所示。
vivado Clocking_Wizard IP配置
AndyW_的博客
01-03 7699
VIVADO Clocking_Wizard IP配置 打开block design，点击“+”，输入clk即可选择Clocking_Wizard 在clock options页面 Clock Monitor选项是时钟监控，一般情况下不勾选 Primitive中MMCM包含PLL（一般选MMCM） Clocking Features Frequency Synthesis选项是允许输出时钟具有不同频率，就是输入和输出的频率可以不同； Phase Alignment是相位锁定，即输出时钟的相位被锁定到一
vivado中clocking wizard ip核
06-28
Vivado中的Clocking Wizard IP核是一个用于生成时钟和时序控制电路的IP核。它可以帮助设计人员快速生成复杂的时钟...在Vivado中使用Clocking Wizard IP核可以大大简化时钟和时序控制电路的设计，提高设计效率和可靠性。
vivado中输入差分时钟使用clocking wizard如何配置
07-14
在Vivado中使用Clocking Wizard配置输入差分时钟可以按照以下步骤进行： 1. 打开Vivado工程并进入Block Design界面。 2. 在Design Sources面板中，右键单击并选择"Add IP"。在弹出的对话框中，搜索并选择"Clocking...
Nexys3学习手记6：ClockingWizard探秘
08-27
单从字意上理解，Clock Resources即时钟资源，从广义上来讲，时钟资源不仅包括了文档中重点阐述的器件内部时钟专用的布线资源、IO资源和buffer资源，也包括了后面两章所提到的CMT block（Clock Management Tiles）中包含的DCM（Digital Clock Managers）和PLL（Phase-Locked Loops）。
【vivado】 clock wizard 时钟IP
liuchj的博客
03-12 1930
原因如下：与PLL输出时钟驱动的逻辑单元需要保持复位状态，直到PLL的LOCKED信号输出拉高为时，此刻表明时钟被锁定，PLL处于稳定的状态，因此LOCKED在设计常会用作复位信号。MMCM和PLL是在FPGA设计中不可避免需要使用到的时钟资源，对于其功能及使用方法的理解是正确进行FPGA设计的前提。clk_in 输入时钟，一般为班上晶振引入时钟或者serdes恢复时钟以及其他专用时钟引脚输入时钟；时钟IP会自动在综合实现中生成相应的时钟约束，因此不需要在约束文件中在对相关时钟进行时钟约束。
Clock Wizard IP核的使用
I_am_student的博客
02-02 3974
Clock Wizard IP核的使用 DCM（）实际上就是一个DDL,可以对输入时钟进行相位移动，补偿，产生倍频和时钟分频。 PPL（锁相环） 相当与DCM,除了不能相移时钟，其他都一样。 MMCM （模式时钟管理器），实现时钟的分频，倍频，相当于 ppl+dcm结合体（一般选这个） 时钟管理IP核并不能产生任意频率的时钟信号。 产生的时钟信号与输入之间仅能是M/N的关系，其中M、N必须是整数。 其中 .locked 为1表示，IP核不能正常工作， .locked 为0，表示IP核正常工作。 ...
vivado clocking wizard设置0.036MHz时钟输出
SuperHRG的博客
05-22 295
原理：Fout=Fvoc/Divide，VCO频率最低600MHz，因为CLKOUT4_CASCADE勾选，所以clk_out5和clk_out7的除数级联，因此clk_out5输出频率最低为600MHz/128/128=0.036MHz。
Modelsim独立仿真Vivado Clocking Wizard IP Core
weixin_30457065的博客
01-17 482
　　工欲善其事，必先利其器。在使用Vivado自带的仿真软件仿真的时候，相对于更优秀的仿真工具Modelsim，效率低了很多，为了更高效的开发，我尝试着用Vivado级联Modelsim仿真，但是级联后还是有一些不方便，所以我便直接使用Modelsim独立仿真，但是对于IP Core的话，就需要添加Vivado IP Core的库文件，本人查阅了很多资料，最终实现了使用Modelsim仿真Viva...
【vivado】clocking wizard 时钟配置
weixin_33995481的博客
04-01 5022
　　 1、结构：MMCM和PLL 　　mixed-mode clock manager (MMCM)，phase-locked loop (PLL) 　　这两种primitive架构不同，MMCM实现更复杂一些，具有更多的features。 　　MMCM可以实现Spread Spectrum和差分输出，最多可以出7个clock，PLL最多6个。倍频分频的方式也不同。 2、动态配置：...
ISE的IP核clocking wizard使用和例化
桔色小西瓜
08-23 1万+
datasheet：https://www.xilinx.com/support/documentation/ip_documentation/clk_wiz/v4_2/pg065-clk-wiz.pdf 这个时钟模块的功能主要有： 主要的功能有： ①可以设置两个输入时钟，最多7个时钟输出。 ⑤可以支持不同相位和占空比的需求。 ⑥支持扩频技术。 如何使用？ 首先在
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值