Verilog数据类型常量与变量

Verilog数据类型常量与变量

1.常量

1.1整数型常量

（1）
二进制整数（b）
八进制整数（o）
十进制整数（d）
十六进制整数（h）
常用的表达方式
<位宽> <进制> <数字>
（2）x和z值
x表示不定值，z表示高阻值
（3）负数
在位宽前加一个符号表示负数，二进制利用补码的方式表示负数，第一位为1表示负数，为0表示正数。
（4）parameter常量
定义常量来提高维护性和可读性，常用来定义延迟时间或者位宽。
localparam仅适用于当前的module,不能用来当做当前的参数的传参。

2.变量

数据类型19种，常见的只有3种，
线网型（wire）：用assign表示赋值的组合逻辑信号，assign是连续型赋值。
寄存器型（register）：对应状态保持的变量（触发器，寄存器），常用来表示过程语句。
数据型（memory）:由若干个reg型变量组成。
reg[n-1]存储器名[m-1:0]