【FPGA】: ip核——Fir滤波器

已于 2023-04-22 16:55:05 修改
阅读量7.4k 收藏 155
点赞数 19
文章标签： fpga开发
于 2022-04-10 17:28:29 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43778388/article/details/124081983
版权

文章目录

一、简介

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

  1. FIR 滤波器之内插 FIR 滤波器Interpolated FIR Filter（k滤波器系数之间插k-1个0）
  2. FIR 滤波器之多相抽取器（Polyphase Decimator）
  3. FIR滤波器之Hilbert变换
  4. FIR 滤波器之 Hilbert Transform 的系数数据（Filter Coefficient Data)(希尔伯特变化后，实部就位I路，Q路为希尔伯特变化后的结果)在这里插入图片描述
  5. FIR 滤波器之多相插值器（Polyphase Interpolator）(相当于插N-1个x(n))

二、 ip核的端口说明

在这里插入图片描述

三、 ip核的生成

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
Sample Period:采样周期/滤波器驱动时钟周期，这里采样频率和时钟频率可以不一致，ip核内部做了处理，不会影响最终输出的结果和频率的值，具体例子可以参考文献【11】
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

四、 典型示例

设计一个滤波器阶数为19，采样频率为20Mhz,截止频率5Mhz，阻带衰减为60dB的一个fir滤波器；

  1. matlab中fdatool工具的使用
    在这里插入图片描述
    12bit量化导出coe文件，如下图所示：
    在这里插入图片描述

  2. vivado中Fir ip核的使用
    （1）Filter options的设置
    在这里插入图片描述
    （2）Channel Specification的设置
    在这里插入图片描述
    （3）Channel Specification的设置
    在这里插入图片描述
    (4)其他ip核保持默认设置即可。
    在这里插入图片描述

五、结果展示

**输入：**频率为2MHZ和8MHZ的正弦波
输出：频率为2MHZ的正弦波
在这里插入图片描述

六、 参考资料

  1. 使用vivado建立FIRip核使用
  2. Vivado FIR滤波器IP核实现
  3. FPGA数字信号处理（五）Vivado FIR IP核实现
  4. Vivado Fir Ip核动态更改滤波器系数
  5. MATLAB-Vivado FIR IP核低通滤波
  6. Verilog学习笔记 （三）vivado FIR IP核设置
  7. 基于vivado的fir ip核的重采样设计与实现
  8. matlab与FPGA无线通信、FPGA数字信号处理系列（2）——Vivado调用IP核设计FIR滤波器
  9. FIR设置过采样率 matlab,Xilinx FIR IP的介绍与仿真
  10. FPGA数字信号处理（二）并行FIR滤波器Verilog设计
  11. Vivado的FIR IP核实现低通滤波器（重点留意，包含matlab仿真程序的产生）
  12. 基于xilinx-IP的FIR滤波器多通道实现
夏凉秋落
关注
  • 19
    点赞
  • 踩
  • 155
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA学习笔记(六): FIR IP核的使用
菜yuan~的博客
11-17 7430
FPGA的简单学习笔记
FIR滤波器的FPGA实现【IP核实现版】
YprgDay的博客(Yuan make progress everyday)
08-24 2408
本文使用FPGA来实现FIR滤波器设计，设计中使用的DDS、乘法器与FIR滤波器均采用IP core进行实现，实现效果是将3MHz和4MHz的正弦信号混频后使用FIR低通滤波器滤除7MHz信号得到1MHz的信号。
vivado使用中fir滤波器ip核
最新发布
EllaZeng的博客
05-05 196
data_valid：告诉它的下一位，namely从系统，可以接收数据了。data_tready：告诉它的上一位，它准备好了。因为fir_ip核可以接入AXI4总线。
FIR滤波器简述及FPGA仿真验证
wqsdqw的博客
09-10 1743
数字滤波器的设计，本项目做的数字滤波器准确来说是FIR滤波器。FIR滤波器（有限冲激响应滤波器），与另一种基本类型的数字滤波器——IIR滤波器（无限冲击响应滤波器）相对应，其实就是将所输入的信号都看成是离散的，用离散的冲击信号代替实际的信号。对于FIR滤波器而言，就是将有限个最近输入的冲击信号进行加权平均运算得到新的输出信号，用以滤除其他不需要的信号。而IIR滤波器不仅需要对输入信号进行加权平均，对输出信号也要进行加权平均，从而得到新的输出信号，滤除其他不需要的信号。
FPGA实现FIR滤波
小秦同学的博客
05-11 3771
FPGA实现FIR滤波 什么是FIR滤波？ FIR(Finite Impulse Response) Filter:有限冲激响应滤波器。 FIR滤波器这里就不赘述其原理了，晚上有很多解释的。我这里给两个我参考的，并且认为还不错的 一个视频教你理解两种数字滤波器，学数字信号处理必看 FIR数字信号滤波器 FIR滤波器的verilog实现 源代码 `timescale 1ns / 1ps ////////////////////////////////////////////////////////
Vivado FIR IP核的使用
小瑞同学的博客
11-24 4065
摘要：文章介绍了 Vivado FIR IP核的配置，并使用MATLAB工具生成FIR的滤波器系数并设置参数，最后对IP核进行了仿真。
利用FPGA实现全串行低通FIR滤波器
weixin_49429082的博客
06-23 2197
先利用MATLAB仿真结果并得到滤波器量化系数，再在FPGA上实现全串行低通FIR滤波器
DSP in FPGA：FIR滤波器（二）
08-30
本篇主要探讨了FIR滤波器在FPGA（Field-Programmable Gate Array）中的实现，特别是转置型FIR滤波器的设计与优化。 转置型FIR滤波器与直接型FIR滤波器的主要区别在于数据处理方式。转置型结构不存储输入数据，而是...
DSP in FPGA：FIR滤波器
08-30
FIR滤波器在数字信号处理（DSP）领域扮演着至关重要的角色，特别是在FPGA（Field-Programmable Gate Array）实现中。FPGA因其可编程性和灵活性，常被用于高性能、实时的信号处理任务，比如FIR滤波。FIR滤波器是一种...
基于MATLAB和FPGA 的并行结构FIR滤波器设计
07-04
基于MATLAB和FPGA 的FIR滤波器设计，并行结构，MATLAB仿真通过，modelsim仿真完美，具有较大的参考价值。本人运行通过，不会浪费积分。 PS:仿真文件XXXX.txt文件需要放到simulation\modelsim下。
基于FPGA IP核的FIR滤波器设计与实现.pdf
07-13
基于FPGA IP核的FIR滤波器设计与实现.pdf
Xilinx_IP核设计FIR滤波器.pdf
07-28
Xilinx_IP核设计FIR滤波器使用步骤
DSP in FPGA：FIR滤波器（一）
08-30
在FPGA（Field-Programmable Gate Array）中实现FIR滤波器，常见的一种结构是直接型FIR滤波器，也称为横向结构。它由延迟单元、乘法器和累加器构成，如图1所示。这种结构直观且易于理解，但可能需要较多的硬件资源。...
【FPGA-DSP】第四期：FIR滤波器IP核调用及SystemGenerator实现
weixin_44810982的博客
03-31 1135
参考第4期 - FIR滤波器调用流程 - 基于FPGA的数字信号处理系统开发笔记_哔哩哔哩_bilibili第X期 - Xilinx Block使用说明合集 - 基于FPGA的数字信号处理系统开发笔记_哔哩哔哩_bilibili本章节将进行全流程FPGA DSP开发，包括了以下几个步骤Ok，让我们开始~
Vivado FIR滤波器IP核实现
热门推荐
keilzc的博客
02-10 2万+
版权声明：本文为CSDN博主「FPGADesigner」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/fpgadesigner/article/details/80621411 1.“FPGA数字信号处理（二）并行FIR滤波器Verilog设计” https://blog.csdn.net/fpgade...
（57）FPGA IP设计（FIR IP核）
m0_46498597的博客
02-05 154
IP核有行为(Behavior)级、结构(Structure)级和物理(Physical)级三个层次的分类，对应着三个种类型的IP核，它们是由硬件描述语言设计的软核(Soft IP Core)、完成结构描述的固核(Firm IP Core) 和基于物理描述并经过工艺验证的硬核(Hard IP Core)。FPGA（Field Programmable Gate Array）是在PAL （可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。
FPGA实现并行低通FIR滤波器
weixin_49429082的博客
06-24 815
利用FPGA实现并行低通滤波器
数字信号处理——FIR IP应用实例
jk_101的博客
03-21 1753
FIR滤波器广泛应用于数字信号处理中，主要功能就是将不感兴趣的信号滤除，留下有用信号。FIR滤波器是全零点结构，系统永远稳定；并且具有线性相位的特征，在有效频率范围内所有信号相位上不失真。相比IIR滤波器，FIR滤波器更容易用数字域进行实现。在数字滤波的应用中， 绝大部分接触的都是使用 FIR Filter，其相对于 IIR Filter 要简单的多。FIR Filter 的核心思想就是卷积运算，然后了解一下卷积的时域卷积定理，就可以想象出 FIR 滤波器的原理。
FPGA 的数字信号处理：Verilog 实现简单的 FIR 滤波器
OpenFPGA的博客
06-06 6366
该项目介绍了如何使用 Verilog 实现具有预生成系数的简单 FIR 滤波器。绪论不起眼的 FIR 滤波器是 FPGA 数字信号处理中最基本的模块之一，因此了解如何将具有给定抽头数及其相应系数值的基本模块组合在一起非常重要。因此，在这个关于 FPGA 上 DSP 基础实用入门的教程中，将从一个简单的 15 抽头低通滤波器 FIR 开始，在 Matlab 中为其生成初始系数值，然后转换这些值用于编...
matlab 滤波器设计 coe_matlab与FPGA数字滤波器设计（2）——Vivado调用IP核设计FIR滤波器...
05-18
这是一个关于 Matlab 滤波器设计和 FPGA 数字滤波器设计的系列文章，其中第二篇介绍了如何在 Vivado 中调用 IP 核设计 FIR 滤波器。 FIR 滤波器是数字信号处理中常用的滤波器之一，其特点是具有线性相位和可控的频率响应。在 FPGA 中实现 FIR 滤波器可以大大提高信号处理的速度和效率。 本文介绍了如何使用 Vivado 调用 IP 核设计 FIR 滤波器。首先，在 Vivado 工程中创建一个新的 IP 核，然后在 IP 核中添加 FIR 滤波器功能。接下来，配置 FIR 滤波器的参数，如滤波器系数、滤波器类型、采样率等。最后，将 IP 核导出为硬件设计文件并在 Vivado 中进行实现和验证。 如果你对 Matlab 滤波器设计和 FPGA 数字滤波器设计感兴趣，可以继续阅读该系列文章，获取更多相关知识。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值