verilog刷题记录——ROM的简单实现

于 2024-03-14 21:22:02 发布
阅读量406 收藏 5
点赞数 11
分类专栏： verilog刷题记录 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43982855/article/details/136722445
版权

参考：ROM的简单实现
关键点：
要实现ROM，首先要声明数据的存储空间，例如：[3:0] rom [7:0]；变量名称rom之前的[3:0]表示每个数据具有多少位，指位宽；变量名称rom之后的[7:0]表示需要多少个数据，指深度，注意这里深度为8，应该是使用[7:0]，而不是[2:0];

   声明存储变量之后，需要对rom进行初始化，写入数据，然后将输入地址作为rom的索引值，将索引值对应的数据输出。
彼方荣光犹在
关注
  • 11
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog HDL语言实现ROM、RAM+有限状态机
weixin_39569242的博客
07-22 9855
利用MegaWizard实现创建RAM和ROM。（1）建立1个32单元8bit的RAM，并将0-31填入该RAM；（2）建立1个32单元8bit的ROM，建立.mif文件填入数据，并读出来显示。 (1)、RAM 功能代码: module shiyan41(clk,wren,reset,q); input clk; input wren; input reset; output [7:0...
Verilog基础之十三、ROM实现
zyp626的博客
07-02 2325
对于工程中的存储逻辑分为两种，一种是可读可写的RAM，另一种是只能读取的ROM，两者的数据读取都是通过地址来查找。对于ROM，因为是只能读取不能写入，里面的数据在初始化时进行存入。二、非IP核设计通常ROM的实现是调用IP核，在IP核创建时使用coe文件进行初始化，coe文件中存储了初始化的数据，工程设计中IP核和data文件（如txt文件）读取两种方式来设计ROM。2.1 工程设计文件读取初始化。
Verilog的rom程序
08-03
基于FPGA的Verilog语言的rom形成程序，原理图编辑形成顶层文件。
Verilog 代码rom
12-27
Verilog 代码rom，很好的使用模块！
Linux Sftp 下载整个文件目录
qq_39991552的博客
03-12 5183
Linux Sftp 下载整个文件目录 get -r /A/B/. 有两个特点： 1：使用-r参数 2：在目录后面使用"."号 这样的话就可以把/A/B 目录和子目录里面的文件全部下载到本地了。 ...
ROM verilog代码
06-27
ROM Verilog源代码，通过验证，含有".tb"文件以供测试使用
RAM和ROM（verilog）
SummerXRT的博客
07-26 4483
片内存储器（RAM、ROM） 片内存储器分为ROM和RAM两大类。 RAM是随机存储器，存储单元的内容可以按需随意存入和取出。这种存储器在断电后将丢失所有数据。 单端口RAM：只有一套地址总线，读写操作是分开的。 双端口RAM：有两套地址总线，一套用于读数据，另一套用于写数据。 //单端口RAM //深度为8，位宽为8 module single_ram(clk,addr,cs_n,we_n,din,dout); input clk; //时钟信号 input [2:0]addr;//地
【Verilog】ROM & RAM
秃头仔仔-安凯雯的博客
08-13 3509
ROM & RAM
Verilog 学习第十节（使用ram/rom IP核写入数据并测试）
weixin_46741734的博客
03-25 1281
首先点击侧边栏的IP Catalog并在搜索框中搜索ram，有两种ram形式，块状ram更有利于处于数据量比较大的数据，这里我们选择第二种。之后根据需要选择单端口的只读存储器，并设置使能为总使能~设置好端口宽度与深度并加入初始化数据后开始编写代码。这里在配置寄存器的时候选择没有原始的寄存器输出~rom_control.v文件。read_rom.v文件。测试文件rom_tb.v。
如何用 verilog 综合出 RAM 和 ROM
热门推荐
u012820013的专栏
11-19 1万+
如何用 verilog 综合出 RAM 和 ROM （使用 Block RAM)  (2006-07-28 10:41:20) 转载▼   分类： verilog 之前看过一个 xilinx 的分析报告，说最早的 FPGA 主要用作逻辑接口，后来集成度高了，逐渐开始被用来做 DSP。作逻辑接口的时候，对 RAM 或者 ROM 的需求
「Verilog学习笔记」ROM的简单实现
最新发布
KS的博客
11-20 689
本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网分析要实现ROM，首先要声明数据的存储空间，例如：[3:0] rom [7:0]；变量名称rom之前的[3:0]表示每个数据具有多少位，指位宽；变量名称rom之后的[7:0]表示需要多少个数据，指深度，注意这里深度为8，应该是使用[7:0]，而不是[2:0]声明存储变量之后，需要对rom进行初始化，写入数据，然后将输入地址作为rom的索引值，将索引值对应的数据输出。
ROM IP核的使用（Verilog）
WJC1997的博客
07-22 4407
1.新建.mif文件 设置自己所需要的参数 将16进制转换成无符号十进制 自动填充数据：范围0~255（共256），从0开始自增，增量为1 填充后 2.创建ROM IP核 自定义IP核的名称如：my_rom。 这里需对应.mif文件设置的参数 需要>= .mif设置的位宽及大小 看自己设计需要需要勾选‘q’，勾选后在仿真中可见延时两个时钟，不勾选正常延时1个时钟 3.按照第一图搭建程序 3.1 顶层模块 ip_rom module ip_rom(clk, rst_n, q);.
Vivado：ROM和RAM的verilog代码实现
mengzaishenqiu的博客
04-17 1931
本文主要介绍ROM和RAM实现的verilog代码版本，可以借鉴参考下。
Verilog快速入门（17）—— ROM的简单实现
weixin_62355917的博客
02-22 2982
(1) 四选一多路器 (2)异步复位的串联T触发器 (3)奇偶校验 (4)移位运算与乘法 (5)位拆分与运算 (6)使用子模块实现三输入数的大小比较 (7)4位数值比较器电路 (8)4bit超前进位加法器电路 (9)优先编码器电路① (10)用优先编码器①实现键盘编码电路 (11)8线-3线优先编码器 (12)使用8线-3线优先编码器实现16线-4线优先编码器 (13)用3-8译码器实现全减器 (14)使用3-8译码器①实现逻辑函数 (15)数据选择器实现逻辑函数 (16)状态机 (17)ROM的简单实现实
Verilog 之 rom 存储器 1k容量 32位数据
weixin_42143003的博客
04-19 3713
ROM模块： module ROM(addr, data, oe); output[31:0] data;//32位数据信号 input[31:0] addr;//地址信号 input oe;//读使能低电平有效 reg[31:0]mem[0:1023]; assign data= (oe==0)?mem[addr[11:2]]:8'hzz; initial begin mem...
verilog设计8x8位ROM
weixin_45161294的博客
01-28 4667
一 设计思路二 verilog代码（一）程序代码变量说明（二）程序代码（三）时序模拟图 一 设计思路 采用组合逻辑电路，设计掩膜式只读存储器（Mask ROM）（在制造时写入内容，以后只能读，不能写入）。 3位地址线（[2:0] addr）：可以实现8个存储单元（字）的寻址，8个地址及其存储的8位数据的真值表如下（下表中各地址存储的数据D是地址addr的2倍）： addr2 addr1 addr0 D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 0 .
Verilog语法_6(altera PLL&&Ram&&Rom应用)
dengshuai_super的博客
09-27 4793
September 24, 2016 作者：dengshuai_super 出处：http://blog.csdn.net/dengshuai_super/article/details/52649265 声明：转载请注明作者及出处。 PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时脉讯号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中
Verilog中初始化ram/rom中的数据
七水的博客
08-16 1万+
http://xmind.iteye.com/blog/696744 ，readmem，readmemb，readmemh都可以实现： readmemh例子： Verilog代码   `timescale  1ns/100ps   module readmem_tb;       reg [7:0]       Mem[0:'h7ff];       
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值