Verilog HDL语言实现ROM、RAM+有限状态机

• 利用MegaWizard实现创建RAM和ROM。（1）建立1个32单元8bit的RAM，并将0-31填入该RAM；（2）建立1个32单元8bit的ROM，建立.mif文件填入数据，并读出来显示。

(1)、RAM

功能代码:

module shiyan41(clk,wren,reset,q);

input clk;

input wren;

input reset;

output [7:0] q;

reg   [4:0] address;

reg [7:0] data;

RAM1 U1(address,clk,data,wren,q);

always @(posedge clk)

begin

if(!reset)

begin

address<=5'b0;

data <=8'b0;

end

else

begin

address<=address+1;

data<=data